

## UCx84xA 電流モード PWM コントローラ

### 1 特長

- オフラインおよび DC/DC コンバータ用に最適化
- 低いスタートアップ電流 (0.5mA 未満)
- トリムされた発振器放電電流
- 自動フィードフォワード補償
- パルス単位の電流制限
- 拡張された負荷応答特性
- ヒステリシス付きの低電圧誤動作防止
- 二重パルスの抑制
- 大電流のトータムポール出力
- 内部トリム付きのバンドギャップ参照
- 最大 500kHz での動作
- **WEBENCH® Power Designer** により、UCx84xA を使用するカスタム設計を作成

### 2 アプリケーション

- スイッチ・モード電源 (SMPS)
- DC/DC コンバータ
- 電源モジュール
- 産業用 PSU
- バッテリ駆動 PSU

### 3 概要

UCx84xA ファミリの制御デバイスは、UCx84x ファミリとピン互換の強化版です。このファミリのデバイスは、電流モードまたはスイッチ・モードの電源を制御するために必要な機能を備えており、多くの機能が改良されています。スタートアップ電流は 0.5mA 未満で、発振器放電が 8.3mA にトリムされ、UVLO 時に出力段は 5V を超える  $V_{CC}$  に対して 1.2V 未満で 10mA 以上をシンクできます。


#### デバイス情報<sup>(1)</sup>

部品番号	パッケージ	本体サイズ (公称)
UC1842A, UC1843A, UC1844A, UC1845A	CDIP (8)	6.67mm × 9.60mm
	LCCC (20)	8.89mm × 8.89mm
UC2843A	PLCC (20)	8.96mm × 8.96mm
UC2842A, UC2843A, UC2844A, UC2845A, UC3842A, UC3843A, UC3844A, UC3845A	PDIP (8)	6.35mm × 9.81mm
	SOIC (8)	3.91mm × 4.90mm
	SOIC (14)	3.91mm × 8.65mm
	SOIC (16)	7.50mm × 10.30mm

(1) 利用可能なパッケージについては、このデータシートの末尾にある注文情報を参照してください。

#### デバイス比較表

デバイス	UVLO オン	UVLO オフ	最大デューティ・サイクル
UC1842A	16V	10V	100% 未満
UC1843A	8.4V	7.6V	100% 未満
UC1844A	16V	10V	50% 未満
UC1845A	8.4V	7.6V	50% 未満



アプリケーション概略図



## 目次

1 特長.....	1	8 アプリケーションと実装.....	14
2 アプリケーション.....	1	8.1 アプリケーション情報.....	14
3 概要.....	1	8.2 代表的なアプリケーション.....	14
4 改訂履歴.....	2	9 電源に関する推奨事項.....	21
5 ピン構成および機能.....	4	10 レイアウト.....	22
6 仕様.....	6	10.1 レイアウトのガイドライン.....	22
6.1 絶対最大定格.....	6	10.2 レイアウト例.....	23
6.2 ESD 定格.....	6	11 デバイスおよびドキュメントのサポート.....	24
6.3 推奨動作条件.....	6	11.1 デバイスのサポート.....	24
6.4 熱に関する情報.....	7	11.2 ドキュメントのサポート.....	24
6.5 電気的特性.....	7	11.3 関連リンク.....	25
6.6 標準的特性.....	9	11.4 Receiving Notification of Documentation Updates..	25
7 詳細説明.....	10	11.5 サポート・リソース.....	25
7.1 概要.....	10	11.6 商標.....	25
7.2 機能ブロック図.....	10	11.7 Electrostatic Discharge Caution.....	25
7.3 機能説明.....	10	11.8 Glossary.....	25
7.4 デバイスの機能モード.....	13	12 メカニカル、パッケージ、および注文情報.....	25

## 4 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

### Changes from Revision F (October 2017) to Revision G (July 2022) Page

- 文書全体にわたって表、図、相互参照の採番方法を更新..... 1

### Changes from Revision E (October 2017) to Revision F (October 2017) Page

- 「特長」、「アプリケーションと実装」、「デバイスおよびドキュメントのサポート」の 3 か所に WEBENCH のリンクを追加..... 1
- 「アプリケーション概略図」に著作権情報を追加..... 1
- UC284xA の自由気流での動作温度を 125°C から 85°C に変更..... 6
- UC384xA の自由気流での動作温度を -40°C から 0°C に変更..... 6
- UC384xA の自由気流での動作温度を 85°C から 70°C に変更..... 6
- 周波数 (f) の計算を正しい式に変更..... 12
- C<sub>OUT</sub> の式を、訂正済みの式に変更..... 16
- L<sub>PM</sub> の式を、訂正済みの式に変更..... 16
- G<sub>CO</sub>(f) の定義と式を追加..... 16
- f<sub>RHPz</sub> の式を、訂正済みの式に変更..... 16

### Changes from Revision D (July 2011) to Revision E (July 2016) Page

- 「アプリケーション」セクション、「製品情報」表、「ピン構成および機能」セクション、「仕様」セクション、「詳細説明」セクション、「アプリケーションと実装」セクション、「電源に関する推奨事項」セクション、「レイアウト」セクション、「デバイスおよびドキュメントのサポート」セクション、「メカニカル、パッケージ、および注文情報」セクションを追加..... 1
- 「注文情報」表を削除 (データシートの末尾にある POA を参照)..... 1

### Changes from Revision C (August 2010) to Revision D (July 2011) Page

- 絶対最大定格表を、最大負電圧および GND ピンの注とともに変更..... 6

---

**Changes from Revision B (September 2009) to Revision C (August 2010)**

**Page**

---

• I <sub>SINK</sub> の電圧を訂正。 .....	7
-----------------------------------	---

---

## 5 ピン構成および機能




図 5-1. CDIP、PDIP、SOIC パッケージ、8 ピン JG、P、D (上面図)




図 5-2. LCCC および PLCC パッケージ、20 ピン FK および FN (上面図)




図 5-3. SOIC パッケージ、14 ピン D (上面図)




図 5-4. SOIC パッケージ、16 ピン DW (上面図)

表 5-1. ピン機能

名称	ピン 番号				I/O	説明
	CDIP (8)、 PDIP (8)、 SOIC (8)	LCCC (20)、PLCC (20)	SOIC (14)	SOIC (16)		
	COMP	1	2	1		
FB	2	5	3	4	I	エラー・アンプへの入力で、パワー・コンバータの電圧帰還ループを制御して安定性を確保するために使用できます。
GND	5	13	9	11	—	コントローラの信号グランド。
ISENSE	3	7	5	5	I	UVx84xA コントローラのピーク電流制限、PWM コンパレータへの入力。電流検出抵抗と組み合わせて使用する場合、エラー・アンプの出力電圧によって、電源システムのサイクル単位のピーク電流制限が制御されます。最大ピーク電流検出信号は、内部で 1V にクランプされます。 <a href="#">セクション 7.2</a> を参照してください。
出力	6	15	10	12	O	1A トーテムポール・ゲート・ドライバの出力。このピンは、最大 1A のゲート・ドライバ電流をシンクおよびソースできます。ゲート・ドライバ電流を制限するには、ゲート・ドライバ抵抗を使用する必要があります。
PGND	—	12	8	10	—	電源グランドとゲート・ドライバのリターン。このピンを搭載したデバイスでは、スター・グランド手法を使用して、ゲート・ドライバの電流を信号グランド・ピン (GND) から別の方向に転送できます。この手法により、ゲート・ドライバのリターン電流に起因する PWM コントローラの不安定性を低減できます。
RT/CT	4	10	7	6	I	外部タイミング抵抗 (RT) とタイミング・コンデンサ (CT) を使用してプログラムされる。内部発振器への入力。これらのタイミング部品の適切な選択については、 <a href="#">セクション 7.3.5</a> を参照してください。470pF~4.7nF の容量値を使用することをお勧めします。また、タイミング抵抗には 5kΩ~100kΩ の値を選択することをお勧めします。
VC	—	17	11	—	I	ゲート・ドライバへのバイアス入力。このピンがない PWM コントローラの場合、ゲート・ドライバは VCC ピンからバイアスされます。このピンには、設計で使用するメイン・スイッチング FET のゲート容量の 10 倍より大きいバイアス・コンデンサが必要です。
VCC	7	18	12	13、14	I	ゲート・ドライバへのバイアス入力。このピンには、設計で使用するメイン・スイッチング FET のゲート容量の 10 倍より大きいバイアス・コンデンサが必要です。
VREF	8	20	14	15	O	PWM コントローラのリファレンス電圧出力。このピンで供給する電力は、通常動作時に 10mA を超えないようにする必要があります。この出力は、約 100mA で短絡保護されています。このリファレンスは内部コンパレータにも使用され、1μF の高周波バイパス・コンデンサが必要です。VCC コンデンサも、VREF ピンのコンデンサの 10 倍以上にする必要があります。
NC	—	1、3、4、6、 8、9、11、 14、16、19	2、4、6、13	1、2、7、8、 9、16	—	内部接続なし。

## 6 仕様

### 6.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り)<sup>(1)</sup>

		最小値	最大値	単位
電源電圧 (低インピーダンスのソース)	VCC ピン		30	V
負荷電流、 $I_{OUT}$			±1	A
出力エネルギー (容量性負荷)			5	μJ
アナログ入力		-0.3	6.3	V
最大の負電圧	すべてのピン	-0.3		V
VC と VCC との間の差動電圧	VC ピン	-0.3		V
エラー・アンプの出力シンク電流、 $I_{COMP}$			10	mA
$T_A \leq 25^\circ\text{C}$ での消費電力			1	W
リード温度 (半田付け、10 秒)			300	°C
接合部温度、 $T_J$		-55	150	°C
保管温度、 $T_{stg}$		-65	150	°C

(1) 絶対最大定格を上回るストレスが加わった場合、デバイスに永続的な損傷が発生する可能性があります。これはストレスの定格のみについて示しており、このデータシートのセクション 6.3 に示された値を超える状態で本製品が正常に動作することを暗黙的に示すものではありません。絶対最大定格の状態に長時間置くと、本製品の信頼性に影響を与えることがあります。

### 6.2 ESD 定格

		値	単位
$V_{(ESD)}$ 静電気放電	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 準拠 <sup>(1)</sup>	±2000	V
	デバイス帯電モデル (CDM)、JEDEC 仕様 JESD22-C101 準拠 <sup>(2)</sup>	±1500	

(1) JEDEC のドキュメント JEP155 に、500V HBM では標準の ESD 制御プロセスで安全な製造が可能であると規定されています。

(2) JEDEC のドキュメント JEP157 に、250V CDM では標準の ESD 制御プロセスで安全な製造が可能であると規定されています。

### 6.3 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り)

		最小値	公称値	最大値	単位
$V_{CC}$	バイアス電源電圧		11		V
$V_{FB}$ , $V_{RC}$ , $V_{VFB}$	アナログ・ピンの電圧	-0.1		5	V
$V_{OUT}$	ゲート・ドライバの出力電圧	-0.1		$V_{CC}$	V
$I_{VCC}$	電源バイアス電流			25	mA
$I_{VREF}$	出力電流			10	mA
$f_{OSC}$	発振器の周波数			500	kHz
$T_A$	動作温度 (空気流あり)	UC184xA		125	°C
		UC284xA	-40	85	
		UC384xA	0	70	

## 6.4 熱に関する情報

熱特性 <sup>(1)</sup>	UC184xA		UC2843A	UC284xA、UC384xA				単位
	JG (CDIP)	FK (LCCC)	FN (PLCC)	P (PDIP)	D (SOIC)	D (SOIC)	DW (SOIC)	
	8 ピン	20 ピン	20 ピン	8 ピン	8 ピン	14 ピン	16 ピン	
R <sub>θJA</sub> 接合部から周囲までの熱抵抗	—	—	56.7	53.4	104.3	77.9	73.6	°C/W
R <sub>θJC(top)</sub> 接合部からケース (上部) までの熱抵抗	64	36.2	34.6	46.4	46.8	35.8	35	°C/W
R <sub>θJB</sub> 接合部から基板までの熱抵抗	92.5	35.4	21.8	30.7	45.3	32.5	38.4	°C/W
ψ <sub>JT</sub> 接合部から上面への熱特性パラメータ	—	—	10.4	16.8	6	6.6	9.7	°C/W
ψ <sub>JB</sub> 接合部から基板への熱特性パラメータ	—	—	21.5	30.6	44.6	32.2	37.8	°C/W
R <sub>θJC(bot)</sub> 接合部からケース (底面) までの熱抵抗	15.1	4.1	—	—	—	—	—	°C/W

(1) 従来および最新の熱評価基準の詳細については、『[半導体および IC パッケージの熱評価基準](#)』アプリケーション・レポートを参照してください。

## 6.5 電気的特性

特に記述のない限り、これらの仕様は T<sub>A</sub> = -55°C~125°C (UC184xA)、T<sub>A</sub> = -40°C~125°C (UC284xAQ)、T<sub>A</sub> = -40°C~85°C (UC284xA)、T<sub>A</sub> = 0°C~70°C (UC384xA)、T<sub>A</sub> = T<sub>J</sub>、V<sub>CC</sub> = 15V<sup>(4)</sup>、R<sub>T</sub> = 10kΩ、C<sub>T</sub> = 3.3nF で適用されます。

パラメータ	テスト条件	最小値	標準値	最大値	単位
リファレンス電圧					
出力電圧	T <sub>J</sub> = 25°C、I <sub>O</sub> = 1mA	UC184xA、UC284xA 4.95	5	5.05	V
		UC384xA 4.9	5	5.1	
ラインレギュレーション	12V ≤ V <sub>IN</sub> ≤ 25V		6	20	mV
負荷レギュレーション	1 ≤ I <sub>O</sub> ≤ 20mA		6	25	mV
温度安定性	(1) (6) を参照		0.2	0.4	mV/°C
総出力変動	ライン、負荷、温度	UC184xA、UC284xA 4.9		5.1	V
		UC384xA 4.82		5.18	
出力ノイズ電圧	10Hz ≤ f ≤ 10kHz、T <sub>J</sub> = 25°C <sup>(1)</sup>		50		μV
長期安定性	T <sub>A</sub> = 125°C、1000 時間 <sup>(1)</sup>		5	25	mV
出力短絡		-30	-100	-180	mA
発振器					
初期精度	T <sub>J</sub> = 25°C <sup>(5)</sup>	47	52	57	kHz
電圧安定性	12V ≤ V <sub>CC</sub> ≤ 25V		0.2%	1%	
温度安定性	T <sub>MIN</sub> ≤ T <sub>A</sub> ≤ T <sub>MAX</sub> <sup>(1)</sup>		5%		
振幅	V <sub>RT/CT</sub> のピーク・ツー・ピーク <sup>(1)</sup>		1.7		V
放電電流	T <sub>J</sub> = 25°C、V <sub>RT/CT</sub> = 2V <sup>(7)</sup>	7.8	8.3	8.8	mA
	V <sub>RT/CT</sub> = 2V <sup>(7)</sup>	UC184xA、UC284xA	7.5	8.8	
		UC384xA	7.6	8.8	

## 6.5 電気的特性 (continued)

特に記述のない限り、これらの仕様は  $T_A = -55^{\circ}\text{C} \sim 125^{\circ}\text{C}$  (UC184xA)、 $T_A = -40^{\circ}\text{C} \sim 125^{\circ}\text{C}$  (UC284xAQ)、 $T_A = -40^{\circ}\text{C} \sim 85^{\circ}\text{C}$  (UC284xA)、 $T_A = 0^{\circ}\text{C} \sim 70^{\circ}\text{C}$  (UC384xA)、 $T_A = T_J$ 、 $V_{CC} = 15\text{V}^{(1)}$ 、 $R_T = 10\text{k}\Omega$ 、 $C_T = 3.3\text{nF}$  で適用されます。



パラメータ	テスト条件	最小値	標準値	最大値	単位	
エラー・アンプ						
入力電圧	$V_{\text{COMP}} = 2.5\text{V}$	UC184xA, UC284xA	2.45	2.5	2.55	V
		UC384xA	2.42	2.5	2.58	
入力バイアス電流			-0.3	-1	$\mu\text{A}$	
			-0.3	-2		
$A_{\text{VOL}}$ 開ループ・ゲイン	$2\text{V} \leq V_O \leq 4\text{V}$	65	90		dB	
ユニティ・ゲイン帯域幅	$T_J = 25^{\circ}\text{C}^{(1)}$	0.7	1		MHz	
CMRR 同相除去比	$12\text{V} \leq V_{\text{CC}} \leq 25\text{V}$	60	70		dB	
出力シンク電流	$V_{\text{FB}} = 2.7\text{V}$ 、 $V_{\text{COMP}} = 1.1\text{V}$	2	6		mA	
出力ソース電流	$V_{\text{FB}} = 2.3\text{V}$ 、 $V_{\text{COMP}} = 5\text{V}$	-0.5	-0.8		mA	
$V_{\text{OUT High}}$	$V_{\text{FB}} = 2.3\text{V}$ 、 $R_L = 15\text{k}\Omega$ をグラウンドに接続	5	6		V	
$V_{\text{OUT Low}}$	$V_{\text{FB}} = 2.7\text{V}$ 、 $R_L = 15\text{k}\Omega$ を $V_{\text{REF}}$ に接続		0.7	1.1	V	
電流検出						
ゲイン	(2) (3) を参照	2.85	3	3.15	V/V	
最大入力信号	$V_{\text{COMP}} = 5\text{V}^{(2)}$	0.9	1	1.1	V	
PSRR 電源電圧除去比	$12\text{V} \leq V_{\text{CC}} \leq 25\text{V}^{(2)}$		70		dB	
入力バイアス電流			-2	-10	$\mu\text{A}$	
出力の遅延	$V_{\text{ISENSE}} = 0 \sim 2\text{V}^{(1)}$		150	300	ns	
出力						
出力 Low レベル	$I_{\text{SINK}} = 20\text{mA}$		0.1	0.4	V	
	$I_{\text{SINK}} = 200\text{mA}$		15	2.2		
出力 High レベル	$I_{\text{SOURCE}} = 20\text{mA}$	13	13.5		V	
	$I_{\text{SOURCE}} = 200\text{mA}$	12	13.5			
立ち上がり時間	$T_J = 25^{\circ}\text{C}$ 、 $C_L = 1\text{nF}^{(1)}$		50	150	ns	
立ち下がり時間	$T_J = 25^{\circ}\text{C}$ 、 $C_L = 1\text{nF}^{(1)}$		50	150	ns	
UVLO 飽和	$V_{\text{CC}} = 5\text{V}$ 、 $I_{\text{SINK}} = 10\text{mA}$		0.7	1.2	V	
低電圧誤動作防止						
開始スレッショルド	UC1842A, UC1844A, UC2842A, UC2844A	15	16	17	V	
	UC3842A および UC3844A	14.5	16	17.5		
	UCx843A および UCx845A	7.8	8.4	9		
ターンオン後の最小動作電圧	UC1842A, UC1844A, UC2842A, UC2844A	9	10	11	V	
	UC3842A および UC3844A	8.5	10	11.5		
	UCx843A および UCx845A	7	7.6	8.2		
PWM						
最大デューティ・サイクル	UCx842A, UCx843A	94%	96%	100%		
	UCx844A, UCx845A	47%	48%	50%		
最小デューティ・サイクル				0%		
総スタンバイ電流						
スタートアップ電流			0.3	0.5	mA	
動作電源電流	$V_{\text{FB}} = V_{\text{ISENSE}} = 0\text{V}$		11	17	mA	
$V_{\text{CC}}$ ツェナー電圧	$I_{\text{CC}} = 25\text{mA}$	30	34		V	

(1) 設計で保証されますが、製品で 100% のテストは行われていません。



- (2) パラメータは、 $V_{FB} = 0$  でラッチのトリップ・ポイントで測定されます。
- (3) ゲインの定義:  $A = \Delta V_{COMP} / \Delta V_{ISENSE}$ ,  $0 \leq V_{ISENSE} \leq 0.8V$ 。
- (4)  $V_{CC}$  は、開始スレッシュホールドより高く調整してから、15V に設定します。
- (5) UC1842A および UC1843A の場合、出力周波数は発振器の周波数と同じです。UC1844A および UC1845A の場合、出力周波数は発振器の周波数の 1/2 です。
- (6) 温度安定性は平均温度係数と呼ばれることもあり、次のように表わされます。温度安定性 =  $(V_{REF(max)} - V_{REF(min)}) / (T_{J(max)} - T_{J(min)}) V_{REF(max)}$  および  $V_{REF(min)}$  は、適切な温度範囲にわたって測定された最大および最小のリファレンス電圧です。電圧の極値は、温度の極値で発生するとは限らないことに注意してください。
- (7) このパラメータは、 $R_T = 10k\Omega$  で、 $V_{REF}$  に対して測定されます。これにより、測定に約 300 $\mu A$  の電流が追加されます。RT/CT ピンに流れる合計電流は、測定された値より約 300 $\mu A$  大きくなります。

## 6.6 標準的特性




## 7 詳細説明

### 7.1 概要

UCx84xA ファミリの固定周波数パルス幅変調 (PWM) コントローラは、500kHz のスイッチング周波数で動作するように設計されています。これらのコントローラはピーク電流モード (PCM) 用に設計されており、絶縁型および非絶縁型の電源設計に使用できます。これらのコントローラは出力から FET を直接駆動でき、最大 1A のゲート・ドライバ電流をソースおよびシンクできます。これらのデバイスには低インピーダンス・アンプも内蔵されており、非絶縁設計で使用して、電源出力電圧と帰還ループを制御できます。

### 7.2 機能ブロック図



### 7.3 機能説明

#### 7.3.1 パルス単位の電流制限

パルス単位の制限は、電流モード制御スキーマに固有のもので、誤差電圧をクランプするだけで、ピーク電流の上限を設定できます。正確な電流制限により、磁気および電力半導体素子を最適化するとともに、信頼性の高い電源動作を保証できます。

#### 7.3.2 電流検出回路

ピーク電流 ( $I_S$ ) は式 1 で求められます。

$$I_{S(\max)} \times \frac{1V}{R_S} \quad (1)$$

スイッチの過渡を抑制するため、小型の RC フィルタが必要な場合があります。




図 7-1. 電流検出回路図

### 7.3.3 エラー・アンプの構成

エラー・アンプは最大で 0.8mA をソース、6mA をシンクできます。




図 7-2. エラー・アンプの構成図

### 7.3.4 低電圧誤動作防止

UCx84xA デバイスには、電源オンおよび電源オフ・シーケンス中の動作を制御するため、低電圧誤動作防止保護回路が搭載されています。UCx842A、UCx843A、UCx844A、UCx845A デバイスの低電圧誤動作防止スレッシュホールドは、オフライン電源と DC/DC コンバータという 2 つのアプリケーション・グループ用に最適化されています。UCx842A および UCx844A デバイスは  $V_{CC\text{ON}}$  から  $V_{CC\text{OFF}}$  までの範囲が広いので、オフラインの AC 入力アプリケーションに理想的です。UCx843A および UCx845A コントローラは、 $V_{CC\text{ON}}$  から  $V_{CC\text{OFF}}$  へのヒステリシスがはるかに狭いため、入力がレギュレートされている DC/DC アプリケーションで使用できます。

UVLO 時の IC の電源電流は通常 0.3mA です。この  $V_{CC}$  電流は UCx84x ファミリーよりも大幅に少ないため、ラインからの電力が小さくなります。スタートアップ電流の低減は、IC が高電圧の DC レールで起動してから、メイン・トランスの補助巻線にブートストラップする、オフライン電源で特に重要な考慮点です。その後、IC のスタートアップ電流によってサイズが設定されたスタートアップ抵抗で電力が消費されます。UCx84xA バージョンのファミリーでは、UCx84x ファミリーと比べてこの値が 50% 小さいため、抵抗での電力損失も同じ割合で低減されます。ターンオン・スレッシュホールドを超えると、IC の電源電流が通常約 11mA まで増加します。UCx84xA シリーズのデバイスは、低電圧誤動作防止時に、電源オン時のミラー効果によってパワー MOSFET が寄生的にオンになることを防止します。この設計では、低電圧誤動作防止時の低トランジスタの動作が改善されているため、IC は飽和電圧が 0.7V と低いときに最大 10mA の大電流をシンクできます。これに対して、UCx84x デバイスは同じ条件で最大でもわずか 0.2mA しかシンクできません。





図 7-3. 低電圧誤動作防止

### 7.3.5 発振器




図 7-4. 発振器の周波数とタイミング抵抗との関係





図 7-5. 最大デューティ・サイクルとタイミング抵抗との関係



For  $R_T > 5\text{ k}$   $f \approx \frac{1.72}{R_T \times C_T}$

図 7-6. 発振器セクション




図 7-7. 勾配補償

正確な最大デューティ・サイクルによる高周波数での正確な動作については、[図 7-5](#)を参照してください。これは、トリムされた発振器の放電電流により、UCx84xA ファミリのデバイスで実現可能になったものです。これにより、製造時の変動による初期放電電流やデッドタイムへの影響を打ち消すことができます。以前のバージョンの UCx84x デバイスは、発振器の放電電流の範囲が 2:1 よりも大きかったため、最大デューティ・サイクルのプログラミングの信頼性が低下する問題がありました。

発振器のランプの一部を電流検出信号と抵抗的に加算することで、50% を超えるデューティ・サイクルを必要とするコンバータの勾配補償を行えます。コンデンサ C は R2 とともにフィルタを形成し、リーディング・エッジのスイッチ・スパイクを抑制します。

## 7.4 デバイスの機能モード

### 7.4.1 通常動作

この IC は、ピーク電流モード (PCM) 制御または電圧モード (VM) 制御で使用できます。コンバータが PCM で動作しているとき、電圧アンプの出力はコンバータのピーク電流とデューティ・サイクルをレギュレートします。IC が VM 制御で使用されるときは、電圧アンプの出力によってパワー・コンバータのデューティ・サイクルが制御されます。内蔵のエラー・アンプと外部のフィードバック回路を使用すると、システムのピーク電流とデューティ・サイクルをレギュレートできます。

### 7.4.2 低電圧誤動作防止 (UVLO) のスタートアップ

システムのスタートアップ時に、VCC 電圧は 0 から上昇を開始します。VCC 電圧が起動スレッショルドに達するまで、IC は UVLO モードで動作します。VCC が起動スレッショルドに達すると、デバイスはアクティブになり、リファレンス電圧は 5V まで上昇します。

### 7.4.3 UVLO ターンオフ・モード

VCC へのバイアス電圧が UVLO の最小動作電圧を下回ると、PWM スwitching が停止し、リファレンス電圧が非アクティブになり、0V に戻ります。VCC ピンに UVLO 起動スレッショルドより高い電圧を印加することで、デバイスを再起動できます。

## 8 アプリケーションと実装

### 注

以下のアプリケーション情報は、TI の製品仕様に含まれるものではなく、TI ではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくこととなります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

### 8.1 アプリケーション情報

UCx84xA コントローラは、ピーク電流モードのパルス幅変調器です。これらのコントローラにはオンボード・アンプが搭載されており、絶縁型または非絶縁型の電源設計に使用できます。オンボードのトータムポール・ゲート・ドライバは、1A のピーク電流を供給できます。これは、最大 500kHz のスイッチング周波数で動作できる高速 PWM です。

### 8.2 代表的なアプリケーション

オフライン・フライバック・コンバータでの UC3842A の代表的なアプリケーションを、[図 8-1](#) に示します。UC3842A は、1 次インダクタの電流ランプを検出する、小さな電流検出抵抗を内蔵した内部電流制御ループを使用します。この電流検出抵抗は、インダクタの電流波形を、1 次側 PWM コンパレータに直接入力される電圧信号に変換します。この内部ループによって、入力電圧の変化に対する応答が決定されます。外部電圧制御ループでは、出力電圧の一部を、エラー・アンプの入力におけるリファレンス電圧と比較します。オフライン絶縁型アプリケーションで使用する場合、絶縁出力の電圧フィードバックは、2 次側のエラー・アンプと、TL431 などの調整可能な電圧リファレンスを使用して実現されます。この誤差信号は、コレクタが VREF ピンに接続され、エミッタが FB に接続されている光アイソレータを使用して、1 次側と 2 次側の絶縁境界をまたぐものです。外側の電圧制御ループによって、負荷の変化に対する応答が決定されます。



## 8.2.1 設計要件

この設計例では、表 8-1 に記載されているパラメータを入力パラメータとして使用します。

表 8-1. 設計パラメータ

パラメータ		最小値	標準値	最大値	単位
入力特性					
V <sub>IN</sub>	入力電圧 (RMS)	85		265	V
f <sub>LINE</sub>	ライン周波数	47		63	Hz
出力特性					
V <sub>OUT</sub>	出力電圧	11.75	12	12.25	V
	出力リップル電圧		50		mV <sub>PP</sub>
I <sub>OUT</sub>	出力電流		4	4.33	A
	負荷ステップ	11.75		12.25	V
システム特性					
η	最大負荷効率	86%			

## 8.2.2 詳細な設計手順

### 8.2.2.1 WEBENCH® ツールによるカスタム設計

[ここをクリック](#)すると、WEBENCH® Power Designer により、UCx84xA デバイスを使用するカスタム設計を作成できます。

- 最初に、入力電圧 (V<sub>IN</sub>)、出力電圧 (V<sub>OUT</sub>)、出力電流 (I<sub>OUT</sub>) の要件を入力します。
- 最適化ダイアルを使用して、効率、占有面積、コストなどの主要なパラメータについて設計を最適化します。
- 生成された設計を、テキサス・インスツルメンツが提供する他の方式と比較します。

WEBENCH Power Designer では、カスタマイズされた回路図と部品リストを、リアルタイムの価格と部品の在庫情報と併せて参照できます。

通常、次の操作を実行可能です。

- 電気的なシミュレーションを実行し、重要な波形と回路の性能を確認する。
- 熱シミュレーションを実行し、基板の熱特性を把握する。
- カスタマイズされた回路図やレイアウトを、一般的な CAD フォーマットで出力する。
- 設計のレポートを PDF で印刷し、設計を共有する。

WEBENCH ツールの詳細は、[www.ti.com/WEBENCH](http://www.ti.com/WEBENCH) でご覧になれます。

### 8.2.2.2 UC2842A の設計手順

このアプリケーション設計手順では、UC2842A のピーク電流モード・コントローラをオフライン・フライバック・コンバータで、ユニバーサル入力から 12V、48W のレギュレートされた出力へ、セットアップして使用方法を示します。

連続モードのフライバック・アプリケーションで UC2842A のピーク電流モード・コントローラをセットアップし、これを使用した設計を行うには、電力段に関するいくつかの事項を把握する必要があります。まず、出力電力レベル (P<sub>OUT</sub>)、効率 (η)、最小入力電圧 (V<sub>IN(min)</sub>)、ライン周波数 (f<sub>LINE</sub>)、最小バルク電圧に基づいて、必要な入力バルク容量 (C<sub>IN</sub>) を計算します。この設計例では、V<sub>BULK(min)</sub> = 95V にします。

$$V_{IN\text{ripple}} = \frac{2 \times \frac{P_{OUT}}{\eta} \times \left[ 0.25 + \frac{1}{\pi} \times \arcsin \left( \frac{V_{BULK(min)}}{\sqrt{2} \times V_{IN(min)}} \right) \right]}{\left( 2 \times V_{IN(min)}^2 - V_{BULK(min)}^2 \right) \times f_{LINE}} \quad (2)$$



$$C_{IN} = \frac{2 \times \frac{P_{OUT}}{\eta} \times \left[ 0.25 + \frac{1}{\pi} \times \arcsin \left( \frac{V_{BULK(min)}}{\sqrt{2} \times V_{IN(min)}} \right) \right]}{\left( 2 \times V_{IN(min)}^2 - V_{BULK(min)}^2 \right) \times f_{LINE}} \approx 180 \mu F \quad (3)$$

出力コンデンサ ( $C_{OUT}$ ) のサイズは、大信号の過渡応答時に出力電圧が 10% を超えて降下しないように設定されています。設計のこの時点では、電圧ループのクロスオーバー周波数 ( $f_C$ ) が 2.5kHz と想定します。

$$C_{OUT} \geq \frac{\frac{I_{OUT}}{f_C}}{V_{OUT} \times 10\%} \approx 1.33mF \quad (4)$$

この設計で選択した  $C_{OUT}$  は 2200 $\mu F$  のコンデンサで、等価直列抵抗 (ESR) は 45m $\Omega$  です。

次に、最小入力電圧と出力電圧に基づいて、トランスの最大 1 次 / 2 次巻線比 ( $N_{PS}$ ) を計算します。

$$N_{PS} \leq \frac{V_{IN(min)} \times \sqrt{2}}{V_{OUT}} = \frac{85 V \times \sqrt{2}}{12 V} \approx 10 \quad (5)$$

その次に、UC2842A の出力電圧とバイアス電圧に基づいて、トランスの補助 / 2 次の巻線比 ( $N_{AS}$ ) を計算します。

$$N_{AS} \leq \frac{V_{VCC}}{V_{OUT}} = \frac{12\text{ V}}{12\text{ V}} = 1 \quad (6)$$

トランスの巻線比を決定すると、最小バルク電圧、デューティ・サイクル ( $D$ )、反射出力電流、効率から、トランスの最小 1 次側磁化インダクタンス ( $L_{PM}$ ) を計算できます。この設計で使用するトランスは、 $L_{PM}$  が 1.7mH で、 $N_{PS} = 10$ 、 $N_{AS} = 1$ 、 $f_{SW} = 100\text{kHz}$  です。

$$D = \frac{N_{PS} \times V_{OUT}}{V_{BULK(min)} + N_{PS} \times V_{OUT}} \approx 0.56 \quad (7)$$

$$L_{PM} \geq \frac{V_{BULK(min)} \times D}{\frac{70\% \times I_{OUT} \times f_{SW}}{\eta \times N_{PS}}} = 1.632\text{mH} \approx 1.7\text{mH} \quad (8)$$

トランスを選択したら、1 次側磁化インダクタンス・リップル ( $I_{LPM}$ ) とトランス全体での反射出力電流から、トランスの 1 次側ピーク電流 ( $I_{LpPK}$ ) を計算できます。

$$I_{LPM} = \frac{V_{BULK(min)} \times D}{f_{SW} \times L_M} \approx 0.31\text{ A} \quad (9)$$

$$I_{LpPK} = \frac{I_{OUT}}{N_{PS} \times (1-D)} + \frac{I_{LM}}{2} \approx 1.1\text{ A} \quad (10)$$

1 次側ピーク電流を計算した後で、電流検出抵抗 ( $R_{CS}$ ) を選択できます。

$$R_{CS} = \frac{1\text{ V}}{I_{LpPK} \times 1.3} = 0.725\ \Omega \approx 0.75\ \Omega \quad (11)$$

抵抗  $R_{S1}$  および  $R_{S2}$  を使用して、設計の勾配補償を設定します。コンデンサ  $C_{S1}$  は DC ブロッキング・コンデンサで、プルアップ抵抗  $R_P$  を使用して、ノイズ耐性のため電流検出信号を多少オフセットします。 $R_P$  と  $R_{S2}$  は、電流検出信号に 50mV の DC オフセットを追加するよう、事前に選択済みです。

$R_{S1}$  は、勾配補償がフライバック・インダクタのリップル電流下り勾配の 1/2 に設定されるように選択します。このために、2 次磁化インダクタンス ( $L_{SM}$ ) を計算し、 $R_{S1}$  で次の計算を行います。 $R_{S1}$  の式の 1.7V は、発振器のピーク・ツー・ピークのリップル電圧振幅です。

$$R_{S1} = \frac{1.7\text{ V} \times R_{S2} \times f_{SW} \times (2 \times L_{SM} \times N_{PS})}{V_{OUT} \times (1-D) \times R_{CS}} - R_{S2} = 27.72\ \text{k}\Omega \approx 27.4\ \text{k}\Omega \quad (12)$$

ここで

- $R_{S2} = 2.05\ \text{k}\Omega$

抵抗  $R_I$  と  $R_K$  は出力リファレンスに選択されており、 $R_K$  の値を事前に選択し、TL431 のリファレンス電圧 ( $V_{TL431REF}$ ) が分かれば計算できます。 $R_K$  に 2.49k $\Omega$  を選択すると、 $R_I$  が計算され、この抵抗には標準の抵抗値として 9.53k $\Omega$  が選択されます。

$$R_I = \frac{R_K \times (V_{OUT} - V_{TL431REF})}{V_{TL431REF}} = \frac{2.49\ \text{k}\Omega \times (12\text{ V} - 2.5\text{ V})}{2.5\text{ V}} = 9.462\ \text{k}\Omega \approx 9.53\ \text{k}\Omega \quad (13)$$

UC2842A コントローラを使用したこの設計には、多くの部品を持つ、興味深い制御ループがあります。G<sub>OPTO</sub>(f) は、この設計の光アイソレータ全体についての近似伝達関数です。光アイソレータの極周波数は、f<sub>p</sub> で表されます。この設計で使用する光アイソレータの電流伝送比は 1 で、極周波数は約 5kHz です。部品の配置とノード電圧については、図 8-1 を参照してください。補償を簡素化するため、電圧ループ (f<sub>c</sub>) は光アイソレータの極より低くクロスオーバーする必要があります。

$$s(f) = 2 \times \pi \times 1i \times f \quad (14)$$

$$f_p = 5 \text{ kHz} \quad (15)$$

$$G_{\text{OPTO}}(f) = \frac{\Delta V_B}{\Delta V_A} = \frac{R_C}{R_F} \times \frac{\text{ctr}}{\frac{s(f)}{2 \times \pi \times f_p} + 1} \quad (16)$$

G<sub>BC</sub>(f) は、光アイソレータの出力から PWM の制御電圧 への推定伝達関数です。

$$G_{\text{BC}}(f) = \frac{\Delta V_C}{\Delta V_B} = \frac{R_A}{R_B} \times \frac{1}{s(f) \times R_A \times C_A + 1} \quad (17)$$

デューティ・サイクルは、バルク入力電圧 (V<sub>BULK</sub>) によって異なります。V<sub>BULK</sub> は、通常動作時に 95V~375V の範囲で変動します。これにより、デューティ・サイクルは 24%~56% の範囲で変動します。

$$D = \frac{N_{PS} \times V_{\text{OUT}}}{V_{\text{BULK}} + N_{PS} \times V_{\text{OUT}}} = 0.24 \text{ to } 0.56 \quad (18)$$

G<sub>CO</sub>(f) は、制御 (V<sub>C</sub>) から出力への推定伝達関数です。ここで、変数 Q は品質係数です。

$$G_{\text{CO}}(f) = \frac{\Delta V_{\text{OUT}}}{\Delta V_C} = N_{PS} \times \frac{1-D}{1+D} \times \left[ \frac{s(f) \times ESR \times C_{\text{OUT}} + 1}{s(f) \times R_{\text{OUT}} \times C_{\text{OUT}} + 1} \right] \times \left[ 1 - \frac{s(f) L_{SM} \times D}{R_{\text{OUT}} \times (1-D)^2} \right] \times \frac{\frac{1}{3}}{1 + \frac{s(f)}{2 \times \pi \times \frac{f_{SW}}{2}} \times Q + \left( \frac{s(f)}{2 \times \pi \times \frac{f_{SW}}{2}} \right)^2} \quad (19)$$

品質係数 (Q) は、1 次側の磁化インダクタンスの電圧変化 (S<sub>N</sub>) をデューティ・サイクルの関数で表したものと定義されます。これには勾配補償 (S<sub>E</sub>) が追加されます。

$$S_N = \frac{V_{\text{BULK}} \times R_{CS}}{L_{PM}} \quad (20)$$

$$S_E = 1.7 \text{ V} \times \frac{R_{S2} \times f_{SW}}{R_{S1} + R_{S2}} \quad (21)$$

$$Q = \frac{1}{\pi \left[ \left( 1 + \frac{S_E}{S_N} \right) \times (1-D) - 0.5 \right]} \quad (22)$$

電圧ループが安定していることを保証するには、フライバック・コンバータの右半面のゼロ周波数 (f<sub>RHPZ</sub>) の半分よりもクロスオーバー周波数が低い必要があります。最小バルク電圧において、右半面のゼロ周波数は約 9.8kHz です。この設計例で、電圧ループの目標クロスオーバーは 1kHz です。実際の f<sub>c</sub> は、目標よりも高い場合と低い場合があります。

$$f_{\text{RHPz}} = \frac{(N_{PS})^2}{2 \times \pi \times L_{pm} \frac{D}{R_{\text{OUT}} (1-D)^2}} \approx 9.8 \text{ kHz} \quad (23)$$

$$f_c \leq \frac{f_{RHPz}}{2} \approx 5 \text{ kHz} \quad (24)$$

$G_{CO}(f)$  の DC ゲインは、バルク入力電圧とともに変化します。抵抗  $R_Z$  は、コンバータへの入力が  $V_{BULK(min)}$  のときに電圧ループをクロスオーバーし、最大クロスオーバー周波数の  $1/5$  でクロスオーバーするよう選択します。

$$R_Z = \frac{R_I}{|G_{OPTO}(f_c/5) \times G_{BC}(f_c/5) \times G_O \times G_{CO}(f_c/5)|} = 23.95 \text{ k}\Omega, \text{ a } 23.7 \text{ k}\Omega \text{ was used} \quad (25)$$

コンデンサ  $C_Z$  は、電圧ループのクロスオーバーで  $45^\circ$  の位相マージンが追加されるよう選択します。この設計例では、 $6.8 \text{ nF}$  のコンデンサが使用されています。

$$C_Z = \frac{1}{2\pi \times \frac{f_c}{5} \times R_Z} \approx 6.7 \text{ nF} \quad (26)$$

コンデンサ  $C_P$  は、制御ループの高周波ゲインが減衰するよう選択します。

$$C_P = \frac{C_Z}{10} = 680 \text{ pF} \quad (27)$$

$G_C(f)$  は、TL431 の補償の推定伝達関数です。

$$G_C(f) = \frac{\Delta V_C}{\Delta V_O} = \frac{s(f) \times R_Z \times C_Z + 1}{s(f) \times R_I \times (C_Z + C_P) \times \left( \frac{s(f) \times R_Z \times C_Z \times C_P}{C_Z + C_P} + 1 \right)} \quad (28)$$

$T_V(f)$  は、システムの閉ループ・ゲインの推定される理論的な伝達関数です。実際の回路では帰還ループ応答が異なる場合があります。実際の回路の性能と信頼性を満たすため、ネットワーク・アナライザで調整が必要な場合があります。帰還ループの応答は、設計パラメータのワースト・ケース変動に照らして評価する必要があります。

$$T_V(f) = G_C(f) \times G_{OPTO}(f) \times G_{BC}(f) \times G_O \times G_{CO}(f_c) \quad (29)$$

このアプリケーション例では、この設計手法により 1kHz で理論的な帰還ループ ( $T_V(f)$ ) クロスオーバーが生成され、最小入力バルク電圧 95V で約 55° の位相マージンが得られます。高ラインでの理論的な電圧ループは、2.7kHz でクロスオーバーし、位相マージンは 72° です。図 8-2 および図 8-3 を参照してください。 $T_V(f)$  は、ネットワーク・アナライザで評価し、必要なら実際の回路動作に基づいてループ補償を調整する必要があります。また、過渡テストを行い、デバイスが安定していることを確認します。

### 8.2.3 アプリケーション曲線




図 8-2. 電圧ループ・ゲイン




図 8-3. 電圧ループ・ゲイン




図 8-4.  $V_{OUT}$  スタートアップ全負荷




図 8-5.  $V_{OUT}$  リップル電圧

## 9 電源に関する推奨事項

UCx84xA は、絶縁型または非絶縁型のピーク電流モード制御の電源で使用することをお勧めします。このデバイスは、降圧、昇圧、フライバック、およびフォワード・コンバータ・ベースの電源トポロジで使用できます。

## 10 レイアウト

### 10.1 レイアウトのガイドライン

- スター・グランド手法を使用する必要があります。
- 電流ループは、できるだけ短く狭い範囲に維持する必要があります。
- IC のグランドと電源グランドは、入力バルク・コンデンサのリターン側で接続する必要があります。出力段からの高周波と大電流が信号グランドのパスを流れないように注意します。
- 高周波バイパス・コンデンサ ( $C_{VCC1}$ ) は、VCC ピンと GND ピンとの間で、ピンにできるだけ近い場所に配置する必要があります。
- 抵抗  $R_{S2}$  とコンデンサ  $C_F$  は、電流検出信号用のローパス・フィルタを形成します。 $C_F$  は、CS および GND ピンのできるだけ近くに配置する必要があります。
- コンデンサ  $C_{VREF}$  は、VREF および GND ピンのできるだけ近くに配置する必要があります。
- 単層の基板上でウェーブ半田用に配置された SMD 部品を、[図 10-1](#) に示します。複数の層を使用する場合は、相互接続を容易にし、電流ループ領域を減らすため、一部の部品を再配置できます。半田付けプロセスで可能なら、SMD 部品を垂直方向に配置すると、相互接続やループ領域が改善される場合があります。

## 10.2 レイアウト例




図 10-1. レイアウトの図

## 11 デバイスおよびドキュメントのサポート

### 11.1 デバイスのサポート

#### 11.1.1 開発サポート

- テキサス・インスツルメンツのエンジニア間サポート・フォーラム、<https://e2e.ti.com/>

##### 11.1.1.1 WEBENCH® ツールによるカスタム設計

[ここをクリック](#)すると、WEBENCH® Power Designer により、UCx84xA デバイスを使用するカスタム設計を作成できます。

1. 最初に、入力電圧 ( $V_{IN}$ )、出力電圧 ( $V_{OUT}$ )、出力電流 ( $I_{OUT}$ ) の要件を入力します。
2. オプティマイザのダイヤルを使用して、効率、占有面積、コストなどの主要なパラメータについて設計を最適化します。
3. 生成された設計を、テキサス・インスツルメンツが提供する他の方式と比較します。

WEBENCH Power Designer では、カスタマイズされた回路図と部品リストを、リアルタイムの価格と部品の在庫情報と併せて参照できます。

通常、次の操作を実行可能です。

- 電氣的なシミュレーションを実行し、重要な波形と回路の性能を確認する。
- 熱シミュレーションを実行し、基板の熱特性を把握する。
- カスタマイズされた回路図やレイアウトを、一般的な CAD フォーマットで出力する。
- 設計のレポートを PDF で印刷し、設計を共有する。

WEBENCH ツールの詳細は、[www.ti.com/WEBENCH](http://www.ti.com/WEBENCH) でご覧になれます。

#### 11.1.2 デバイス命名規則

$C_{IN}$	入力バルク容量
$C_{OUT}$	出力容量
$D$	デューティ・サイクル
$ESR$	等価直列抵抗
$G_{BC}(f)$	光アイソレータの出力から PWM 制御電圧への概算の伝達関数。
$G_O$	制御から出力への伝達関数の DC ゲイン。
$G_{OPTO}(f)$	設計に含まれている光アイソレータ全体にわたる近似の伝達関数。
$I_{LPM}$	トランスの 1 次側の平均電流
$I_{LpPK}$	トランスの 1 次側のピーク電流
$L_{PM}$	トランスの 1 次側の磁化インダクタンス
$L_{SM}$	トランスの 2 次側の磁化インダクタンス
$N_{PS}$	トランスの 1 次側と 2 次側の巻線比
$N_{AS}$	トランスの補助と 2 次側の巻線比
$T_V(f)$	帰還制御ループの伝達関数。
$V_{INripple}$	入力リップル電圧

### 11.2 ドキュメントのサポート

#### 11.2.1 関連資料

関連資料については、以下を参照してください。

[設計レビュー: 150W 電流モード・フライバック \(SLUP078\)](#)



### 11.3 関連リンク

次の表に、クイック・アクセス・リンクを示します。カテゴリには、技術資料、サポートおよびコミュニティ・リソース、ツールとソフトウェア、およびサンプル注文またはご購入へのクイック・アクセスが含まれます。

**表 11-1. 関連リンク**

製品	プロダクト・フォルダ	サンプルとご購入	技術資料	ツールとソフトウェア	サポートとコミュニティ
UC1842A	<a href="#">こちらをクリック</a>	<a href="#">こちらをクリック</a>	<a href="#">こちらをクリック</a>	<a href="#">こちらをクリック</a>	<a href="#">こちらをクリック</a>
UC1843A	<a href="#">こちらをクリック</a>	<a href="#">こちらをクリック</a>	<a href="#">こちらをクリック</a>	<a href="#">こちらをクリック</a>	<a href="#">こちらをクリック</a>
UC1844A	<a href="#">こちらをクリック</a>	<a href="#">こちらをクリック</a>	<a href="#">こちらをクリック</a>	<a href="#">こちらをクリック</a>	<a href="#">こちらをクリック</a>
UC1845A	<a href="#">こちらをクリック</a>	<a href="#">こちらをクリック</a>	<a href="#">こちらをクリック</a>	<a href="#">こちらをクリック</a>	<a href="#">こちらをクリック</a>
UC2842A	<a href="#">こちらをクリック</a>	<a href="#">こちらをクリック</a>	<a href="#">こちらをクリック</a>	<a href="#">こちらをクリック</a>	<a href="#">こちらをクリック</a>
UC2843A	<a href="#">こちらをクリック</a>	<a href="#">こちらをクリック</a>	<a href="#">こちらをクリック</a>	<a href="#">こちらをクリック</a>	<a href="#">こちらをクリック</a>
UC2844A	<a href="#">こちらをクリック</a>	<a href="#">こちらをクリック</a>	<a href="#">こちらをクリック</a>	<a href="#">こちらをクリック</a>	<a href="#">こちらをクリック</a>
UC2845A	<a href="#">こちらをクリック</a>	<a href="#">こちらをクリック</a>	<a href="#">こちらをクリック</a>	<a href="#">こちらをクリック</a>	<a href="#">こちらをクリック</a>
UC3842A	<a href="#">こちらをクリック</a>	<a href="#">こちらをクリック</a>	<a href="#">こちらをクリック</a>	<a href="#">こちらをクリック</a>	<a href="#">こちらをクリック</a>
UC3843A	<a href="#">こちらをクリック</a>	<a href="#">こちらをクリック</a>	<a href="#">こちらをクリック</a>	<a href="#">こちらをクリック</a>	<a href="#">こちらをクリック</a>
UC3844A	<a href="#">こちらをクリック</a>	<a href="#">こちらをクリック</a>	<a href="#">こちらをクリック</a>	<a href="#">こちらをクリック</a>	<a href="#">こちらをクリック</a>
UC3845A	<a href="#">こちらをクリック</a>	<a href="#">こちらをクリック</a>	<a href="#">こちらをクリック</a>	<a href="#">こちらをクリック</a>	<a href="#">こちらをクリック</a>

### 11.4 Receiving Notification of Documentation Updates

To receive notification of documentation updates, navigate to the device product folder on [ti.com](#). Click on *Subscribe to updates* to register and receive a weekly digest of any product information that has changed. For change details, review the revision history included in any revised document.

### 11.5 サポート・リソース

**TI E2E™ サポート・フォーラム**は、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計に必要な支援を迅速に得ることができます。

リンクされているコンテンツは、該当する貢献者により、現状のまま提供されるものです。これらは TI の仕様を構成するものではなく、必ずしも TI の見解を反映したものではありません。TI の[使用条件](#)を参照してください。

### 11.6 商標

TI E2E™ is a trademark of Texas Instruments.

WEBENCH® is a registered trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

### 11.7 Electrostatic Discharge Caution



This integrated circuit can be damaged by ESD. Texas Instruments recommends that all integrated circuits be handled with appropriate precautions. Failure to observe proper handling and installation procedures can cause damage.

ESD damage can range from subtle performance degradation to complete device failure. Precision integrated circuits may be more susceptible to damage because very small parametric changes could cause the device not to meet its published specifications.

### 11.8 Glossary

**TI Glossary** This glossary lists and explains terms, acronyms, and definitions.

## 12 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに対して提供されている最新のデータです。このデータは予告なく変更されることがあり、ドキュメントが改訂される場合もあります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

**PACKAGING INFORMATION**

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
5962-8670405PA	ACTIVE	CDIP	JG	8	50	Non-RoHS & Green	SNPB	N / A for Pkg Type	-55 to 125	8670405PA UC1842A	<a href="#">Samples</a>
5962-8670405XA	ACTIVE	LCCC	FK	20	55	Non-RoHS & Green	SNPB	N / A for Pkg Type	-55 to 125	5962- 8670405XA UC1842AL/ 883B	<a href="#">Samples</a>
5962-8670406PA	ACTIVE	CDIP	JG	8	50	Non-RoHS & Green	SNPB	N / A for Pkg Type	-55 to 125	8670406PA UC1843A	<a href="#">Samples</a>
5962-8670406XA	ACTIVE	LCCC	FK	20	55	Non-RoHS & Green	SNPB	N / A for Pkg Type	-55 to 125	5962- 8670406XA UC1843AL/ 883B	<a href="#">Samples</a>
5962-8670407PA	ACTIVE	CDIP	JG	8	50	Non-RoHS & Green	SNPB	N / A for Pkg Type	-55 to 125	8670407PA UC1844A	<a href="#">Samples</a>
5962-8670407XA	ACTIVE	LCCC	FK	20	55	Non-RoHS & Green	SNPB	N / A for Pkg Type	-55 to 125	5962- 8670407XA UC1844AL/ 883B	<a href="#">Samples</a>
5962-8670408PA	ACTIVE	CDIP	JG	8	50	Non-RoHS & Green	SNPB	N / A for Pkg Type	-55 to 125	8670408PA UC1845A	<a href="#">Samples</a>
5962-8670408XA	ACTIVE	LCCC	FK	20	55	Non-RoHS & Green	SNPB	N / A for Pkg Type	-55 to 125	5962- 8670408XA UC1845AL/ 883B	<a href="#">Samples</a>
UC1842AJ	ACTIVE	CDIP	JG	8	50	Non-RoHS & Green	SNPB	N / A for Pkg Type	-55 to 125	UC1842AJ	<a href="#">Samples</a>
UC1842AJ883B	ACTIVE	CDIP	JG	8	50	Non-RoHS & Green	SNPB	N / A for Pkg Type	-55 to 125	8670405PA UC1842A	<a href="#">Samples</a>
UC1842AL883B	ACTIVE	LCCC	FK	20	55	Non-RoHS & Green	SNPB	N / A for Pkg Type	-55 to 125	5962- 8670405XA UC1842AL/ 883B	<a href="#">Samples</a>
UC1843AJ	ACTIVE	CDIP	JG	8	50	Non-RoHS & Green	SNPB	N / A for Pkg Type	-55 to 125	UC1843AJ	<a href="#">Samples</a>

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
UC1843AJ883B	ACTIVE	CDIP	JG	8	50	Non-RoHS & Green	SNPB	N / A for Pkg Type	-55 to 125	8670406PA UC1843A	<a href="#">Samples</a>
UC1843AL883B	ACTIVE	LCCC	FK	20	55	Non-RoHS & Green	SNPB	N / A for Pkg Type	-55 to 125	5962- 8670406XA UC1843AL/ 883B	<a href="#">Samples</a>
UC1844AJ	ACTIVE	CDIP	JG	8	50	Non-RoHS & Green	SNPB	N / A for Pkg Type	-55 to 125	UC1844AJ	<a href="#">Samples</a>
UC1844AJ883B	ACTIVE	CDIP	JG	8	50	Non-RoHS & Green	SNPB	N / A for Pkg Type	-55 to 125	8670407PA UC1844A	<a href="#">Samples</a>
UC1844AL883B	ACTIVE	LCCC	FK	20	55	Non-RoHS & Green	SNPB	N / A for Pkg Type	-55 to 125	5962- 8670407XA UC1844AL/ 883B	<a href="#">Samples</a>
UC1845AJ	ACTIVE	CDIP	JG	8	50	Non-RoHS & Green	SNPB	N / A for Pkg Type	-55 to 125	UC1845AJ	<a href="#">Samples</a>
UC1845AJ883B	ACTIVE	CDIP	JG	8	50	Non-RoHS & Green	SNPB	N / A for Pkg Type	-55 to 125	8670408PA UC1845A	<a href="#">Samples</a>
UC1845AL883B	ACTIVE	LCCC	FK	20	55	Non-RoHS & Green	SNPB	N / A for Pkg Type	-55 to 125	5962- 8670408XA UC1845AL/ 883B	<a href="#">Samples</a>
UC2842AD	ACTIVE	SOIC	D	14	50	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	UC2842AD	<a href="#">Samples</a>
UC2842AD8	OBSOLETE	SOIC	D	8		TBD	Call TI	Call TI	-40 to 85	UC2842A UC2842 AD8	
UC2842AD8TR	ACTIVE	SOIC	D	8	2500	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	UC2842A UC2842 AD8	<a href="#">Samples</a>
UC2842ADG4	ACTIVE	SOIC	D	14	50	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	UC2842AD	<a href="#">Samples</a>
UC2842ADTR	ACTIVE	SOIC	D	14	2500	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	UC2842AD	<a href="#">Samples</a>
UC2842ADW	ACTIVE	SOIC	DW	16	40	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	UC2842ADW	<a href="#">Samples</a>
UC2842ADWTR	ACTIVE	SOIC	DW	16	2000	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	UC2842ADW	<a href="#">Samples</a>

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
UC2842AN	ACTIVE	PDIP	P	8	50	RoHS & Green	NIPDAU	N / A for Pkg Type	-40 to 85	UC2842AN	<a href="#">Samples</a>
UC2842ANG4	ACTIVE	PDIP	P	8	50	RoHS & Green	NIPDAU	N / A for Pkg Type	-40 to 85	UC2842AN	<a href="#">Samples</a>
UC2843AD	OBSOLETE	SOIC	D	14		TBD	Call TI	Call TI	-40 to 85	UC2843AD	
UC2843AD8	ACTIVE	SOIC	D	8	75	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	UC2843A UC2843 AD8	<a href="#">Samples</a>
UC2843AD8G4	ACTIVE	SOIC	D	8	75	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	UC2843A UC2843 AD8	<a href="#">Samples</a>
UC2843AD8TR	ACTIVE	SOIC	D	8	2500	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	UC2843A UC2843 AD8	<a href="#">Samples</a>
UC2843AD8TRG4	ACTIVE	SOIC	D	8	2500	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	UC2843A UC2843 AD8	<a href="#">Samples</a>
UC2843ADTR	ACTIVE	SOIC	D	14	2500	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	UC2843AD	<a href="#">Samples</a>
UC2843AN	ACTIVE	PDIP	P	8	50	RoHS & Green	NIPDAU	N / A for Pkg Type	-40 to 85	UC2843AN	<a href="#">Samples</a>
UC2843ANG4	ACTIVE	PDIP	P	8	50	RoHS & Green	NIPDAU	N / A for Pkg Type	-40 to 85	UC2843AN	<a href="#">Samples</a>
UC2844AD	OBSOLETE	SOIC	D	14		TBD	Call TI	Call TI	-40 to 85	UC2844AD	
UC2844AD8	OBSOLETE	SOIC	D	8		TBD	Call TI	Call TI	-40 to 85	UC2844A UC2844 AD8	
UC2844AD8TR	ACTIVE	SOIC	D	8	2500	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	UC2844A UC2844 AD8	<a href="#">Samples</a>
UC2844AD8TRG4	ACTIVE	SOIC	D	8	2500	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	UC2844A UC2844 AD8	<a href="#">Samples</a>
UC2844ADTR	ACTIVE	SOIC	D	14	2500	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	UC2844AD	<a href="#">Samples</a>
UC2844AN	ACTIVE	PDIP	P	8	50	RoHS & Green	NIPDAU	N / A for Pkg Type	-40 to 85	UC2844AN	<a href="#">Samples</a>
UC2844ANG4	ACTIVE	PDIP	P	8	50	RoHS & Green	NIPDAU	N / A for Pkg Type	-40 to 85	UC2844AN	<a href="#">Samples</a>

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
UC2844AQD8	OBSOLETE	SOIC	D	8		TBD	Call TI	Call TI	-40 to 125	(2844AQ, UC2844AQ)	
UC2844AQD8R	ACTIVE	SOIC	D	8	2500	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	(2844AQ, UC2844AQ)	<a href="#">Samples</a>
UC2844AQDR	ACTIVE	SOIC	D	14	2500	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	(2844AQ, UC2844AQ)	<a href="#">Samples</a>
UC2845AD	ACTIVE	SOIC	D	14	50	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	UC2845AD	<a href="#">Samples</a>
UC2845AD8	OBSOLETE	SOIC	D	8		TBD	Call TI	Call TI	-40 to 85	UC2845A UC2845 AD8	
UC2845AD8TR	ACTIVE	SOIC	D	8	2500	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	UC2845A UC2845 AD8	<a href="#">Samples</a>
UC2845AD8TRG4	ACTIVE	SOIC	D	8	2500	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	UC2845A UC2845 AD8	<a href="#">Samples</a>
UC2845ADTR	ACTIVE	SOIC	D	14	2500	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	UC2845AD	<a href="#">Samples</a>
UC2845ADW	ACTIVE	SOIC	DW	16	40	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	UC2845ADW	<a href="#">Samples</a>
UC2845AN	ACTIVE	PDIP	P	8	50	RoHS & Green	NIPDAU	N / A for Pkg Type	-40 to 85	UC2845AN	<a href="#">Samples</a>
UC2845ANG4	ACTIVE	PDIP	P	8	50	RoHS & Green	NIPDAU	N / A for Pkg Type	-40 to 85	UC2845AN	<a href="#">Samples</a>
UC3842AD	ACTIVE	SOIC	D	14	50	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	0 to 70	UC3842AD	<a href="#">Samples</a>
UC3842AD8	OBSOLETE	SOIC	D	8		TBD	Call TI	Call TI	0 to 70	UC3842A UC3842 AD8	
UC3842AD8TR	ACTIVE	SOIC	D	8	2500	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	0 to 70	UC3842A UC3842 AD8	<a href="#">Samples</a>
UC3842AD8TRG4	ACTIVE	SOIC	D	8	2500	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	0 to 70	UC3842A UC3842 AD8	<a href="#">Samples</a>
UC3842ADG4	ACTIVE	SOIC	D	14	50	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	0 to 70	UC3842AD	<a href="#">Samples</a>

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
UC3842ADTR	ACTIVE	SOIC	D	14	2500	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	0 to 70	UC3842AD	<a href="#">Samples</a>
UC3842ADW	ACTIVE	SOIC	DW	16	40	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	0 to 70	UC3842ADW	<a href="#">Samples</a>
UC3842AN	ACTIVE	PDIP	P	8	50	RoHS & Green	NIPDAU	N / A for Pkg Type	0 to 70	UC3842AN	<a href="#">Samples</a>
UC3842ANG4	ACTIVE	PDIP	P	8	50	RoHS & Green	NIPDAU	N / A for Pkg Type	0 to 70	UC3842AN	<a href="#">Samples</a>
UC3842J	ACTIVE	CDIP	JG	8	50	Non-RoHS & Green	SNPB	N / A for Pkg Type	-40 to 85	UC3842J	<a href="#">Samples</a>
UC3843AD	ACTIVE	SOIC	D	14	50	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	0 to 70	UC3843AD	<a href="#">Samples</a>
UC3843AD8	OBSOLETE	SOIC	D	8		TBD	Call TI	Call TI	0 to 70	UC3843A UC3843 AD8	
UC3843AD8TR	ACTIVE	SOIC	D	8	2500	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	0 to 70	UC3843A UC3843 AD8	<a href="#">Samples</a>
UC3843AD8TRG4	ACTIVE	SOIC	D	8	2500	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	0 to 70	UC3843A UC3843 AD8	<a href="#">Samples</a>
UC3843ADG4	ACTIVE	SOIC	D	14	50	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	0 to 70	UC3843AD	<a href="#">Samples</a>
UC3843ADTR	ACTIVE	SOIC	D	14	2500	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	0 to 70	UC3843AD	<a href="#">Samples</a>
UC3843AN	ACTIVE	PDIP	P	8	50	RoHS & Green	NIPDAU	N / A for Pkg Type	0 to 70	UC3843AN	<a href="#">Samples</a>
UC3843ANG4	ACTIVE	PDIP	P	8	50	RoHS & Green	NIPDAU	N / A for Pkg Type	0 to 70	UC3843AN	<a href="#">Samples</a>
UC3844AD	ACTIVE	SOIC	D	14	50	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	0 to 70	UC3844AD	<a href="#">Samples</a>
UC3844AD8	ACTIVE	SOIC	D	8	75	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	0 to 70	UC3844A UC3844 AD8	<a href="#">Samples</a>
UC3844AD8G4	ACTIVE	SOIC	D	8	75	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	0 to 70	UC3844A UC3844 AD8	<a href="#">Samples</a>
UC3844AD8TR	ACTIVE	SOIC	D	8	2500	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	0 to 70	UC3844A UC3844 AD8	<a href="#">Samples</a>

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
UC3844ADTR	ACTIVE	SOIC	D	14	2500	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	0 to 70	UC3844AD	<a href="#">Samples</a>
UC3844AN	ACTIVE	PDIP	P	8	50	RoHS & Green	NIPDAU	N / A for Pkg Type	0 to 70	UC3844AN	<a href="#">Samples</a>
UC3844ANG4	ACTIVE	PDIP	P	8	50	RoHS & Green	NIPDAU	N / A for Pkg Type	0 to 70	UC3844AN	<a href="#">Samples</a>
UC3845AD	ACTIVE	SOIC	D	14	50	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	0 to 70	UC3845AD	<a href="#">Samples</a>
UC3845AD8	OBSOLETE	SOIC	D	8		TBD	Call TI	Call TI	0 to 70	UC3845A UC3845 AD8	
UC3845AD8TR	ACTIVE	SOIC	D	8	2500	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	0 to 70	UC3845A UC3845 AD8	<a href="#">Samples</a>
UC3845AD8TRG4	ACTIVE	SOIC	D	8	2500	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	0 to 70	UC3845A UC3845 AD8	<a href="#">Samples</a>
UC3845ADG4	ACTIVE	SOIC	D	14	50	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	0 to 70	UC3845AD	<a href="#">Samples</a>
UC3845ADTR	ACTIVE	SOIC	D	14	2500	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	0 to 70	UC3845AD	<a href="#">Samples</a>
UC3845ADTRG4	ACTIVE	SOIC	D	14	2500	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	0 to 70	UC3845AD	<a href="#">Samples</a>
UC3845AN	ACTIVE	PDIP	P	8	50	RoHS & Green	NIPDAU	N / A for Pkg Type	0 to 70	UC3845AN	<a href="#">Samples</a>
UC3845ANG4	ACTIVE	PDIP	P	8	50	RoHS & Green	NIPDAU	N / A for Pkg Type	0 to 70	UC3845AN	<a href="#">Samples</a>

(1) The marketing status values are defined as follows:

**ACTIVE:** Product device recommended for new designs.

**LIFEBUY:** TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

**NRND:** Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

**PREVIEW:** Device has been announced but is not in production. Samples may or may not be available.

**OBSOLETE:** TI has discontinued the production of the device.

(2) **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

**RoHS Exempt:** TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

**Green:** TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of  $\leq 1000$ ppm threshold. Antimony trioxide based flame retardants must also meet the  $\leq 1000$ ppm threshold requirement.

- (3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.
- (4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.
- (5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.
- (6) Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

**Important Information and Disclaimer:** The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

**OTHER QUALIFIED VERSIONS OF UC1842A, UC1843A, UC1844A, UC1845A, UC2843A, UC3842A, UC3842M, UC3843A, UC3844A, UC3845A :**

- Catalog : [UC3842A](#), [UC3843A](#), [UC3844A](#), [UC3845A](#), [UC3842](#), [UC3845AM](#)
- Automotive : [UC2843A-Q1](#)
- Enhanced Product : [UC1842A-EP](#), [UC1843A-EP](#), [UC1844A-EP](#), [UC1845A-EP](#), [UC1842A-EP](#), [UC1843A-EP](#), [UC1844A-EP](#), [UC1845A-EP](#)
- Military : [UC1842A](#), [UC1842](#), [UC1843A](#), [UC1844A](#), [UC1845A](#)
- Space : [UC1842A-SP](#), [UC1843A-SP](#), [UC1844A-SP](#), [UC1845A-SP](#), [UC1842A-SP](#), [UC1843A-SP](#), [UC1844A-SP](#), [UC1845A-SP](#)

NOTE: Qualified Version Definitions:

- Catalog - TI's standard catalog product
- Automotive - Q100 devices qualified for high-reliability automotive applications targeting zero defects



- Enhanced Product - Supports Defense, Aerospace and Medical Applications
- Military - QML certified for Military and Defense Applications
- Space - Radiation tolerant, ceramic packaging and qualified for use in Space-based application

**TAPE AND REEL INFORMATION**

**QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE**


\*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
UC2842AD8TR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
UC2842ADTR	SOIC	D	14	2500	330.0	16.4	6.5	9.0	2.1	8.0	16.0	Q1
UC2842ADWTR	SOIC	DW	16	2000	330.0	16.4	10.75	10.7	2.7	12.0	16.0	Q1
UC2843AD8TR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
UC2843ADTR	SOIC	D	14	2500	330.0	16.4	6.5	9.0	2.1	8.0	16.0	Q1
UC2844AD8TR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
UC2844ADTR	SOIC	D	14	2500	330.0	16.4	6.5	9.0	2.1	8.0	16.0	Q1
UC2844AQD8R	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
UC2844AQDR	SOIC	D	14	2500	330.0	16.4	6.5	9.0	2.1	8.0	16.0	Q1
UC2845AD8TR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
UC2845ADTR	SOIC	D	14	2500	330.0	16.4	6.5	9.0	2.1	8.0	16.0	Q1
UC3842AD8TR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
UC3842ADTR	SOIC	D	14	2500	330.0	16.4	6.5	9.0	2.1	8.0	16.0	Q1
UC3843AD8TR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
UC3843ADTR	SOIC	D	14	2500	330.0	16.4	6.5	9.0	2.1	8.0	16.0	Q1
UC3844AD8TR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
UC3844ADTR	SOIC	D	14	2500	330.0	16.4	6.5	9.0	2.1	8.0	16.0	Q1
UC3845AD8TR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
UC3845ADTR	SOIC	D	14	2500	330.0	16.4	6.5	9.0	2.1	8.0	16.0	Q1


**TAPE AND REEL BOX DIMENSIONS**


\*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
UC2842AD8TR	SOIC	D	8	2500	340.5	338.1	20.6
UC2842ADTR	SOIC	D	14	2500	340.5	336.1	32.0
UC2842ADWTR	SOIC	DW	16	2000	356.0	356.0	35.0
UC2843AD8TR	SOIC	D	8	2500	340.5	338.1	20.6
UC2843ADTR	SOIC	D	14	2500	333.2	345.9	28.6
UC2844AD8TR	SOIC	D	8	2500	340.5	338.1	20.6
UC2844ADTR	SOIC	D	14	2500	333.2	345.9	28.6
UC2844AQD8R	SOIC	D	8	2500	356.0	356.0	35.0
UC2844AQDR	SOIC	D	14	2500	356.0	356.0	35.0
UC2845AD8TR	SOIC	D	8	2500	340.5	338.1	20.6
UC2845ADTR	SOIC	D	14	2500	340.5	336.1	32.0
UC3842AD8TR	SOIC	D	8	2500	340.5	338.1	20.6
UC3842ADTR	SOIC	D	14	2500	340.5	336.1	32.0
UC3843AD8TR	SOIC	D	8	2500	340.5	338.1	20.6
UC3843ADTR	SOIC	D	14	2500	340.5	336.1	32.0
UC3844AD8TR	SOIC	D	8	2500	340.5	338.1	20.6
UC3844ADTR	SOIC	D	14	2500	333.2	345.9	28.6
UC3845AD8TR	SOIC	D	8	2500	340.5	338.1	20.6

---

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
UC3845ADTR	SOIC	D	14	2500	340.5	336.1	32.0

**TUBE**


\*All dimensions are nominal

Device	Package Name	Package Type	Pins	SPQ	L (mm)	W (mm)	T (µm)	B (mm)
5962-8670405XA	FK	LCCC	20	55	506.98	12.06	2030	NA
5962-8670406XA	FK	LCCC	20	55	506.98	12.06	2030	NA
5962-8670407XA	FK	LCCC	20	55	506.98	12.06	2030	NA
5962-8670408XA	FK	LCCC	20	55	506.98	12.06	2030	NA
UC1842AL883B	FK	LCCC	20	55	506.98	12.06	2030	NA
UC1843AL883B	FK	LCCC	20	55	506.98	12.06	2030	NA
UC1844AL883B	FK	LCCC	20	55	506.98	12.06	2030	NA
UC1845AL883B	FK	LCCC	20	55	506.98	12.06	2030	NA
UC2842AD	D	SOIC	14	50	507	8	3940	4.32
UC2842ADG4	D	SOIC	14	50	507	8	3940	4.32
UC2842ADW	DW	SOIC	16	40	507	12.83	5080	6.6
UC2842AN	P	PDIP	8	50	506	13.97	11230	4.32
UC2842AN	P	PDIP	8	50	506	13.97	11230	4.32
UC2842ANG4	P	PDIP	8	50	506	13.97	11230	4.32
UC2842ANG4	P	PDIP	8	50	506	13.97	11230	4.32
UC2843AD8	D	SOIC	8	75	507	8	3940	4.32
UC2843AD8G4	D	SOIC	8	75	507	8	3940	4.32
UC2843AN	P	PDIP	8	50	506	13.97	11230	4.32
UC2843AN	P	PDIP	8	50	506	13.97	11230	4.32
UC2843ANG4	P	PDIP	8	50	506	13.97	11230	4.32
UC2843ANG4	P	PDIP	8	50	506	13.97	11230	4.32
UC2844AN	P	PDIP	8	50	506	13.97	11230	4.32
UC2844AN	P	PDIP	8	50	506	13.97	11230	4.32
UC2844ANG4	P	PDIP	8	50	506	13.97	11230	4.32
UC2844ANG4	P	PDIP	8	50	506	13.97	11230	4.32
UC2845AD	D	SOIC	14	50	507	8	3940	4.32
UC2845ADW	DW	SOIC	16	40	507	12.83	5080	6.6
UC2845AN	P	PDIP	8	50	506	13.97	11230	4.32
UC2845AN	P	PDIP	8	50	506	13.97	11230	4.32

Device	Package Name	Package Type	Pins	SPQ	L (mm)	W (mm)	T (µm)	B (mm)
UC2845ANG4	P	PDIP	8	50	506	13.97	11230	4.32
UC2845ANG4	P	PDIP	8	50	506	13.97	11230	4.32
UC3842AD	D	SOIC	14	50	507	8	3940	4.32
UC3842ADG4	D	SOIC	14	50	507	8	3940	4.32
UC3842ADW	DW	SOIC	16	40	507	12.83	5080	6.6
UC3842AN	P	PDIP	8	50	506	13.97	11230	4.32
UC3842AN	P	PDIP	8	50	506	13.97	11230	4.32
UC3842ANG4	P	PDIP	8	50	506	13.97	11230	4.32
UC3842ANG4	P	PDIP	8	50	506	13.97	11230	4.32
UC3843AD	D	SOIC	14	50	507	8	3940	4.32
UC3843ADG4	D	SOIC	14	50	507	8	3940	4.32
UC3843AN	P	PDIP	8	50	506	13.97	11230	4.32
UC3843AN	P	PDIP	8	50	506	13.97	11230	4.32
UC3843ANG4	P	PDIP	8	50	506	13.97	11230	4.32
UC3843ANG4	P	PDIP	8	50	506	13.97	11230	4.32
UC3844AD	D	SOIC	14	50	507	8	3940	4.32
UC3844AD8	D	SOIC	8	75	507	8	3940	4.32
UC3844AD8G4	D	SOIC	8	75	507	8	3940	4.32
UC3844AN	P	PDIP	8	50	506	13.97	11230	4.32
UC3844AN	P	PDIP	8	50	506	13.97	11230	4.32
UC3844ANG4	P	PDIP	8	50	506	13.97	11230	4.32
UC3844ANG4	P	PDIP	8	50	506	13.97	11230	4.32
UC3845AD	D	SOIC	14	50	507	8	3940	4.32
UC3845ADG4	D	SOIC	14	50	507	8	3940	4.32
UC3845AN	P	PDIP	8	50	506	13.97	11230	4.32
UC3845AN	P	PDIP	8	50	506	13.97	11230	4.32
UC3845AN	P	PDIP	8	50	506	13.97	11230	4.32
UC3845ANG4	P	PDIP	8	50	506	13.97	11230	4.32
UC3845ANG4	P	PDIP	8	50	506	13.97	11230	4.32
UC3845ANG4	P	PDIP	8	50	506	13.97	11230	4.32

## GENERIC PACKAGE VIEW


**DW 16**

**SOIC - 2.65 mm max height**

7.5 x 10.3, 1.27 mm pitch

SMALL OUTLINE INTEGRATED CIRCUIT

This image is a representation of the package family, actual package may vary.  
Refer to the product data sheet for package details.



4224780/A






DW0016A

# PACKAGE OUTLINE

SOIC - 2.65 mm max height

SOIC



4220721/A 07/2016

NOTES:

1. All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm, per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm, per side.
5. Reference JEDEC registration MS-013.

# EXAMPLE BOARD LAYOUT

DW0016A

SOIC - 2.65 mm max height

SOIC



LAND PATTERN EXAMPLE  
SCALE:7X



SOLDER MASK DETAILS

4220721/A 07/2016

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.

7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

# EXAMPLE STENCIL DESIGN

DW0016A

SOIC - 2.65 mm max height

SOIC



SOLDER PASTE EXAMPLE  
BASED ON 0.125 mm THICK STENCIL  
SCALE:7X

4220721/A 07/2016

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

## GENERIC PACKAGE VIEW

**FK 20**

**LCCC - 2.03 mm max height**

8.89 x 8.89, 1.27 mm pitch

LEADLESS CERAMIC CHIP CARRIER

This image is a representation of the package family, actual package may vary.  
Refer to the product data sheet for package details.





4229370VA\

D (R-PDSO-G14)

PLASTIC SMALL OUTLINE



4040047-5/M 06/11

- NOTES:
- A. All linear dimensions are in inches (millimeters).
  - B. This drawing is subject to change without notice.
  -  Body length does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.006 (0,15) each side.
  -  Body width does not include interlead flash. Interlead flash shall not exceed 0.017 (0,43) each side.
  - E. Reference JEDEC MS-012 variation AB.

D (R-PDSO-G14)

PLASTIC SMALL OUTLINE



4211283-3/E 08/12

- NOTES:
- All linear dimensions are in millimeters.
  - This drawing is subject to change without notice.
  - Publication IPC-7351 is recommended for alternate designs.
  - Laser cutting apertures with trapezoidal walls and also rounding corners will offer better paste release. Customers should contact their board assembly site for stencil design recommendations. Refer to IPC-7525 for other stencil recommendations.
  - Customers should contact their board fabrication site for solder mask tolerances between and around signal pads.



D0008A

# PACKAGE OUTLINE

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



4214825/C 02/2019

### NOTES:

- Linear dimensions are in inches [millimeters]. Dimensions in parenthesis are for reference only. Controlling dimensions are in inches. Dimensioning and tolerancing per ASME Y14.5M.
- This drawing is subject to change without notice.
- This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed  $.006$  [0.15] per side.
- This dimension does not include interlead flash.
- Reference JEDEC registration MS-012, variation AA.

# EXAMPLE BOARD LAYOUT

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



LAND PATTERN EXAMPLE  
EXPOSED METAL SHOWN  
SCALE:8X



SOLDER MASK DETAILS

4214825/C 02/2019

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.

7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.



# EXAMPLE STENCIL DESIGN

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



SOLDER PASTE EXAMPLE  
BASED ON .005 INCH [0.125 MM] THICK STENCIL  
SCALE:8X

4214825/C 02/2019

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

P (R-PDIP-T8)

PLASTIC DUAL-IN-LINE PACKAGE



4040082/E 04/2010


- NOTES:
- A. All linear dimensions are in inches (millimeters).
  - B. This drawing is subject to change without notice.
  - C. Falls within JEDEC MS-001 variation BA.

# PACKAGE OUTLINE

## JG0008A

### CDIP - 5.08 mm max height

CERAMIC DUAL IN-LINE PACKAGE



4230036/A 09/2023

#### NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This package can be hermetically sealed with a ceramic lid using glass frit.
4. Index point is provided on cap for terminal identification.
5. Falls within MIL STD 1835 GDIP1-T8



## 重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス・デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、または [ti.com](#) やかかる TI 製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、TI はそれらに異議を唱え、拒否します。

郵送先住所 : Texas Instruments, Post Office Box 655303, Dallas, Texas 75265  
Copyright © 2024, Texas Instruments Incorporated