

UCC21540-Q1 強化絶縁型デュアルチャネル・ゲート・ドライバ

1 特長

- 次の結果で AEC Q100 認定済み
 - デバイス温度グレード 1
 - デバイス HBM ESD 分類レベル H2
 - デバイス CDM ESD 分類レベル C6
- 機能安全品質管理
 - 機能安全システムの設計に役立つ資料を利用可能
- 接合部温度範囲: $-40^{\circ}\text{C} \sim +150^{\circ}\text{C}$
- 最高 18V の VDD 出力駆動電源
 - 5V および 8V VDD UVLO オプション
- 100V/ns を超える CMTI
- スイッチング・パラメータ
 - 最大伝搬遅延: 40ns
 - 最大遅延ばらつき: 5ns
 - 最大パルス幅歪み: 5.5ns
 - 最大 VDD 電源オン遅延: 35 μs
- 安全関連認証:
 - DIN V VDE V 0884-11:2017-01 に準拠した強化絶縁耐圧: 8000V_{PK}
 - UL 1577 に準拠した絶縁耐圧: 5700V_{RMS} (1 分間)
 - GB4943.1-2011 準拠の CQC 認定

2 アプリケーション

- HEV および EV バッテリー充電器
- AC/DC および DC/DC 電源の絶縁型コンバータ
- モータ・ドライブとインバータ
- 無停電電源 (UPS)

3 概要

UCC21540-Q1 デバイスは、デッド・タイムをプログラムでき広い温度範囲に対応する絶縁型デュアル・チャネル・ゲート・ドライバです。極端な温度条件下でも安定した性能を提供し、堅牢性に優れています。ピーク電流はソース 4A、シンク 6A で、パワー MOSFET、IGBT、GaN トランジスタを駆動するように設計されています。


UCC21540-Q1 は、2 つのローサイド・ドライバ、2 つのハイサイド・ドライバ、または 1 つのハーフ・ブリッジ・ドライバとして構成可能です。入力側は、5.7kV_{RMS} の絶縁バリアによって 2 つの出力ドライバと分離されており、同相過渡耐性 (CMTI) は 100V/ns 以上です。

保護機能として、抵抗によりプログラム可能なデッド・タイム、両方の出力を同時にシャットダウンするディスエーブル機能、5ns 未満の入力過渡を除去する内蔵グリッチ除去フィルタ、入力 / 出力ピンでの最大 -2V 、200ns までのスパイクに対する負電圧耐性があります。すべての電源が UVLO 保護機能を備えています。

製品情報⁽¹⁾

部品番号	I _{PK}	推奨される VDD 電源電圧の最小値	パッケージ
UCC21540QDWKQ1	4.0A/6.0A	9.2V	SOIC (14)
UCC21540AQDWKQ1	4.0A/6.0A	6.0V	SOIC (14)

- (1) 利用可能なパッケージについては、このデータシートの末尾にある注文情報を参照してください。



代表的なアプリケーション



目次

1 特長.....	1	8.4 入力とディスエーブルの応答時間.....	15
2 アプリケーション.....	1	8.5 プログラム可能なデッド・タイム.....	15
3 概要.....	1	8.6 電源オン時の UVLO 出力遅延.....	16
4 改訂履歴.....	2	8.7 CMTI テスト.....	17
5 デバイス比較表.....	2	9 詳細説明.....	18
6 ピン構成および機能.....	3	9.1 概要.....	18
UCC21540-Q1 のピン機能.....	3	9.2 機能ブロック図.....	18
7 仕様.....	4	9.3 機能説明.....	19
7.1 絶対最大定格.....	4	9.4 デバイスの機能モード.....	22
7.2 ESD 定格.....	4	10 アプリケーションと実装.....	24
7.3 推奨動作条件.....	4	10.1 アプリケーション情報.....	24
7.4 熱に関する情報.....	5	10.2 代表的なアプリケーション.....	24
7.5 電力定格.....	5	11 電源に関する推奨事項.....	34
7.6 絶縁仕様.....	5	12 レイアウト.....	35
7.7 安全関連認証.....	6	12.1 レイアウトのガイドライン.....	35
7.8 安全限界値.....	6	12.2 レイアウト例.....	36
7.9 電気的特性.....	7	13 デバイスおよびドキュメントのサポート.....	38
7.10 スイッチング特性.....	8	13.1 ドキュメントのサポート.....	38
7.11 絶縁特性曲線.....	9	13.2 ドキュメントの更新通知を受け取る方法.....	38
7.12 代表的特性.....	9	13.3 サポート・リソース.....	38
8 パラメータ測定情報.....	14	13.4 商標.....	38
8.1 最小パルス.....	14	13.5 静電気放電に関する注意事項.....	38
8.2 伝搬遅延とパルス幅歪み.....	14	13.6 用語集.....	38
8.3 立ち上がりおよび立ち下がり時間.....	14	14 メカニカル、パッケージ、および注文情報.....	38

4 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision B (February 2021) to Revision C (February 2021) Page

• 強化絶縁コンデンサの寿命予測図を更新.....	9
---------------------------	---

Changes from Revision A (July 2020) to Revision B (February 2021) Page

• 「特長」の一覧に「機能安全品質管理」を追加.....	1
• 「特長」、「アプリケーション」、「概要」セクションを変更.....	1
• UCC21540A-Q1 デバイスの初回リリースを追加.....	1
• UCC21540A-Q1 の UVLO スレッシュホールドを追加.....	7
• UCC21540A-Q1 の UVLO スレッシュホールドの図を追加.....	9

Changes from Revision * (May 2020) to Revision A (July 2020) Page

• マーケティング・ステータスを事前情報から初回リリースに変更.....	1
--------------------------------------	---

5 デバイス比較表

デバイスのオプション	UVLO	ピーク電流	パッケージ
UCC21540QDQWKQ1	8.0V	4A ソース、6A シンク	SOIC-14
UCC21540AQDQWKQ1	5.0V	4A ソース、6A シンク	SOIC-14

6 ピン構成および機能 UCC21540-Q1 のピン機能




図 6-1. DWK パッケージ 14 ピン SOIC 上面図

ピン		I/O (1)	説明
名前	番号		
DIS	5	I	HIGH にアサートすると両方のドライバ出力は無効になり、LOW に設定すると有効になります。このピンを使わない場合、ノイズ耐性を向上させるためにグラウンドに接続することを推奨します。離れた場所にあるマイコンに接続する場合、DIS ピンに近接して配置した約 1nF の低 ESR/ESL コンデンサを使ってバイパスします。
DT	6	I	DT ピンの設定: <ul style="list-style-type: none"> DT を VCCI に接続すると、DT 機能は無効になり、出力がオーバーラップできるようになります。 DT と GND の間に抵抗 (R_{DT}) を配置することで、次の式に従ってデッド・タイムを調整できます。DT (ns) = $10 \times R_{DT}$ (kΩ)。ノイズ耐性を向上させるため、DT ピンに近接して配置した 2.2nF 以上のセラミック・コンデンサでこのピンをバイパスすることを推奨します。
GND	4	P	1 次側のグラウンド基準。1 次側のすべての信号はこのグラウンドを基準とします。
INA	1	I	A チャネルの入力信号。INA 入力は TTL/CMOS 互換の入力スレッシュホールドを持っています。このピンは、オープンのままにすると内部で LOW にプルされます。このピンを使わない場合、ノイズ耐性を向上させるためにグラウンドに接続することを推奨します。
INB	2	I	B チャネルの入力信号。INB 入力は TTL/CMOS 互換の入力スレッシュホールドを持っています。このピンは、オープンのままにすると内部で LOW にプルされます。このピンを使わない場合、ノイズ耐性を向上させるためにグラウンドに接続することを推奨します。
NC	7	-	内部で接続されていません。このピンはオープンのまま、VCCI に接続、GND に接続のいずれかにできます。
NC	12	-	SOIC-14 DWK パッケージの場合、ピン 12 とピン 13 は除去されています。
	13		
OUTA	15	O	ドライバ A の出力。A チャネルの FET または IGBT のゲートに接続します。
OUTB	10	O	ドライバ B の出力。B チャネルの FET または IGBT のゲートに接続します。
VCCI	3	P	1 次側の電源電圧。本デバイスにできる限り近づけて配置した低 ESR/ESL コンデンサを使って GND に対して局所的にデカップリングします。
VCCI	8	P	このピンはピン 3 と内部で短絡しています。 ピン 8~4 の代わりにピン 3~4 をバイパスすることを推奨します。
VDDA	16	P	ドライバ A の 2 次側電源。本デバイスにできる限り近づけて配置した低 ESR/ESL コンデンサを使って VSSA に対して局所的にデカップリングします。
VDDB	11	P	ドライバ B の 2 次側電源。本デバイスにできる限り近づけて配置した低 ESR/ESL コンデンサを使って VSSB に対して局所的にデカップリングします。
VSSA	14	P	2 次側のドライバ A のグラウンド。2 次側の A チャネルのグラウンド基準。
VSSB	9	P	2 次側のドライバ B のグラウンド。2 次側の B チャネルのグラウンド基準。

(1) P = 電源、I = 入力、O = 出力

7 仕様

7.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り)⁽¹⁾

		最小値	最大値	単位
入力バイアス・ピン電源電圧	VCCI (GND 基準)	-0.5	6	V
ドライバ・バイアス電源	VDDA-VSSA, VDDB-VSSB	-0.5	20	V
出力信号電圧	OUTA (VSSA 基準), OUTB (VSSB 基準)	-0.5	$V_{VDDA} + 0.5$, $V_{VDDB} + 0.5$	V
	OUTA (VSSA 基準), OUTB (VSSB 基準), 200ns の過渡	-2	$V_{VDDA} + 0.5$, $V_{VDDB} + 0.5$	V
入力信号電圧	INA, INB, DIS, DT (GND 基準)	-0.5	$V_{VCCI} + 0.5$	V
	INA, INB 過渡 (GND 基準, 200ns)	-2	$V_{VCCI} + 0.5$	V
チャンネル間絶縁電圧	VSSA-VSSB (DWC パッケージ)		1850	V
接合部温度、 T_J ⁽²⁾		-40	150	°C
保存温度、 T_{stg}		-65	150	°C

- (1) 絶対最大定格を上回るストレスが加わった場合、デバイスに永続的な損傷が発生する可能性があります。これはストレスの定格のみについて示しており、このデータシートの「推奨動作条件」に示された値と等しい、またはそれを超える条件で本製品が正しく動作することを暗に示すものではありません。絶対最大定格の状態に長時間置くと、本製品の信頼性に影響を与えることがあります。
- (2) T_J の推奨動作条件を維持するには、[セクション 7.4](#) を参照してください。

7.2 ESD 定格

		値	単位
$V_{(ESD)}$ 静電気放電	人体モデル (HBM)、AEC Q100-002 に準拠 ⁽¹⁾	±4000	V
	デバイス帯電モデル (CDM)、AEC Q100-011 準拠	±1500	

- (1) AEC Q100-002 は、HBM ストレス試験を ANSI/ESDA/JEDEC JS-001 仕様に従って実施することを示しています。

7.3 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り)

		最小値	最大値	単位	
VCCI	VCCI 入力電源電圧	3	5.5	V	
VDDA, VDDB	ドライバ出力バイアス電源	UCC21540-Q1	9.2		18
		UCC21540A-Q1	6.0		18
T_J	接合部温度	-40	150	°C	
T_A	周囲温度	-40	125	°C	

7.4 熱に関する情報

熱特性 ⁽¹⁾		UCC21540-Q1	単位
		DWK (SOIC)	
R _{θJA}	接合部から周囲への熱抵抗	69.7	°C/W
R _{θJC(top)}	接合部からケース (上面) への熱抵抗	33.1	°C/W
R _{θJB}	接合部から基板への熱抵抗	29.0	°C/W
ψ _{JT}	接合部から上面への熱特性パラメータ	20.0	°C/W
ψ _{JB}	接合部から基板への熱特性パラメータ	28.3	°C/W

(1) 従来および新しい熱特性の詳細については、アプリケーション・レポート『半導体および IC パッケージの熱測定値』、[SPRA953](#) を参照してください。

7.5 電力定格

		値	単位	
P _D	消費電力	V _{CCI} = 5.5V、V _{DDA/B} = 12V、I _{NA/B} = 3.3V、2.7MHz 50% デューティ・サイクルの方形波、1.0nF 負荷	915	mW
P _{DI}	トランスマッタ側の消費電力		15	mW
P _{DA} 、P _{DB}	各ドライバ側の消費電力		450	mW

7.6 絶縁仕様

パラメータ	テスト条件	値	単位
CLR	空間距離 ⁽¹⁾	空気中での最短のピン間距離	> 8 mm
CPG	沿面距離 ⁽¹⁾	パッケージ表面に沿った最短のピン間距離	> 8 mm
DTI	絶縁間の距離	二重絶縁 (2 × 8.5μm) の最小内部ギャップ (内部距離)	> 17 μm
CTI	比較トラッキング・インデックス	DIN EN 60112 (VDE 0303-11)、IEC 60112	> 600 V
	材料グループ	IEC 60664-1 に従う	I
	IEC 60664-1 に準拠した過電圧カテゴリ	定格商用電源 V _{RMS} が 600V 以下	I-IV
		定格商用電源 V _{RMS} が 1000V 以下	I-III
「DIN V VDE V 0884-11 (VDE V 0884-11): 2017-01⁽²⁾」			
V _{IORM}	最大反復ピーク絶縁電圧	AC 電圧 (バイポーラ、両極性)	1414 V _{PK}
V _{IOWM}	最大動作絶縁電圧	AC 電圧 (正弦波)、絶縁膜経時破壊 (TDDB)、テスト (図 7-1 を参照)	1000 V _{RMS}
		DC 電圧	1414 V _{DC}
V _{IOTM}	最大過渡絶縁電圧	V _{TEST} = V _{IOTM} 、t = 60s (認定) V _{TEST} = 1.2 × V _{IOTM} 、t = 1s (100% 出荷時)	8000 V _{PK}
V _{IOSM}	最大サージ絶縁電圧 ⁽³⁾	IEC 62368-1 に準拠したテスト手法、1.2/50μs 波形、 V _{TEST} = 1.6 × V _{IOSM} = 12800V _{PK} (認定)	8000 V _{PK}
q _{pd}	見掛けの放電電荷 ⁽⁴⁾	方法 a、I/O 安全テスト・サブグループ 2/3 の後 V _{ini} = V _{IOTM} 、t _{ini} = 60s、 V _{pd(m)} = 1.2 × V _{IORM} = 1697V _{PK} 、t _m = 10s	<5 pC
		方法 a、環境テスト・サブグループ 1 の後 V _{ini} = V _{IOTM} 、t _{ini} = 60s、 V _{pd(m)} = 1.6 × V _{IORM} = 2262V _{PK} 、t _m = 10s	<5 pC
		方法 b1、ルーチン・テスト (100% 出荷時) および事前条件設定 (タイプ・テスト) V _{ini} = 1.2 × V _{IOTM} 、t _{ini} = 1s、 V _{pd(m)} = 1.875 × V _{IORM} = 2651V _{PK} 、t _m = 1s	<5 pC
C _{IO}	絶縁膜容量、入力から出力へ ⁽⁵⁾	V _{IO} = 0.4 sin (2πft)、f = 1MHz	1.2 pF

7.6 絶縁仕様 (continued)

パラメータ	テスト条件	値	単位
R _{IO} 絶縁抵抗、入力から出力へ ⁽⁵⁾	V _{IO} = 500V (T _A = 25°C時)	> 10 ¹²	Ω
	V _{IO} = 500V (100°C < T _A ≤ 125°C時)	> 10 ¹¹	
	V _{IO} = 500V (T _S = 150°C時)	> 10 ⁹	
汚染度		2	
耐候性カテゴリ		40/125/21	
UL 1577			
V _{ISO} 絶縁耐圧	V _{TEST} = V _{ISO} = 5700V _{RMS} , t = 60s (認定)、 V _{TEST} = 1.2 × V _{ISO} = 6840V _{RMS} , t = 1s (100% 出荷時)	5700	V _{RMS}

- アプリケーションに固有の機器の絶縁規格に従って沿面距離および空間距離の要件を適用します。基板設計では、沿面距離および空間距離を維持し、プリント基板のインソレータの取り付けパッドによりこの距離が短くならないよう注意が必要です。特定の場合には、プリント基板上の沿面距離と空間距離は等しくなります。これらの規格値を増やすため、プリント基板上にグループやリブを挿入するなどの技法が使用されます。
- この絶縁素子は、安全定格内の安全な電氣的絶縁のみに適しています。安全定格への準拠は、適切な保護回路によって保証する必要があります。
- テストは、絶縁膜の固有のサージ耐性を判定するため、空中または油中で実行されます。
- 見掛けの放電電荷は、部分的な放電 (pd) により発生する静電放電です。
- 絶縁膜のそれぞれの側にあるすべてのピンは互いに接続され、実質的に 2 ピンのデバイスになります。

7.7 安全関連認証

VDE	UL	CQC
DIN V VDE V 0884-11:2017-01 に従って認証済み	UL 1577 部品認定プログラムに従って認定済み	GB 4943.1-2011 に従って認証済み
強化絶縁の最大過渡絶縁電圧: 8000V _{PK} 、 最大反復ピーク電圧: 1414V _{PK} 、 最大サージ絶縁電圧: 8000V _{PK}	シングル保護: 5700V _{RMS}	強化絶縁、 高度 ≤ 5000m、 熱帯気候
認定番号: 40040142	ファイル番号: E181974	認定番号: CQC19001226951

7.8 安全限界値

安全限界値の目的は、入力または出力回路の故障による絶縁膜の損傷の可能性を最小限に抑えることです。

パラメータ	テスト条件	側	最小値	標準値	最大値	単位
I _S 安全出力電源電流	θ _{JA} = 69.7°C/W、V _{VDDA/B} = 12V、T _J = 150°C、T _A = 25°C 図 7-2 を参照	ドライバ A、ドライバ B			73	mA
P _S 安全電源	θ _{JA} = 69.7°C/W、V _{VCC1} = 5.5V、T _J = 150°C、T _A = 25°C 図 7-3 を参照	入力			15	mW
		ドライバ A			880	
		ドライバ B			880	
		合計			1775	
T _S 安全温度 ⁽¹⁾					150	°C

- 最高安全温度 T_S は、本デバイスのために規定された最大接合部温度 T_J と同じ値です。I_S および P_S パラメータはそれぞれ安全電流と安全電力を表します。I_S と P_S の上限値を超えないようにする必要があります。これらの制限値は周囲温度 T_A によって変化します。セクション 7.4 の表の接合部から外気への熱抵抗 R_{θJA} は、リード付き表面実装パッケージ用の高誘電率テスト基板に実装されたデバイスのものです。これらの式を使用して、以下のように各パラメータの値を計算します。

T_J = T_A + R_{θJA} × P ここで、P は本デバイスで消費される電力です。

T_{J(max)} = T_S = T_A + R_{θJA} × P_S ここで、T_{J(max)} は許容される最大接合部温度です。

P_S = I_S × V_I ここで、V_I は最大入力電圧です。

7.9 電気的特性

特に記述のない限り $V_{VCCI} = 3.3V$ または $5.0V$ 、 V_{CCI} から GND に $0.1\mu F$ のコンデンサを接続、 $V_{DDA/B}$ から $V_{SSA/B}$ に $1\mu F$ のコンデンサを接続、 $V_{VDDA} = V_{VDDB} = 12V$ 、 V_{DA} および V_{SSB} から V_{SSA} および V_{SSB} に $1\mu F$ のコンデンサを接続、 DT ピンを V_{CCI} に接続、 $C_L = 0pF$ 、 $T_J = -40 \sim +150^\circ C$ とします。(1)(2)

パラメータ		テスト条件	最小値	標準値	最大値	単位
供給電流						
I_{VCCI}	V_{CCI} の静止電流	$V_{INA} = 0V, V_{INB} = 0V$		1.5	2.0	mA
I_{VDDA}, I_{VDDB}	V_{DDA} と V_{DDB} の静止電流	$V_{INA} = 0V, V_{INB} = 0V$		1.0	1.8	mA
I_{VCCI}	V_{CCI} の動作電流	チャンネルあたりの電流 ($f = 500kHz$ 、 50% デューティ・サイクル)		2.5		mA
I_{VDDA}, I_{VDDB}	V_{DDA} と V_{DDB} の動作電流	チャンネルあたりの電流 ($f = 500kHz$ 、 50% デューティ・サイクル)、 $C_L = 100pF$		2.5		mA
VCC 電源電圧の低電圧スレッシュホールド						
V_{VCCI_ON}	UVLO 立ち上がりスレッシュホールド		2.55	2.7	2.85	V
V_{VCCI_OFF}	UVLO 立ち下がりスレッシュホールド		2.35	2.5	2.65	V
V_{VCCI_HYS}	UVLO スレッシュホールドのヒステリシス			0.2		V
UCC21540A-Q1 の VDD 電源電圧の低電圧スレッシュホールド						
V_{VDDA_ON} 、 V_{VDDB_ON}	UVLO 立ち上がりスレッシュホールド		5.0	5.5	5.9	V
V_{VDDA_OFF} 、 V_{VDDB_OFF}	UVLO 立ち下がりスレッシュホールド		4.7	5.2	5.6	V
V_{VDDA_HYS} 、 V_{VDDB_HYS}	UVLO スレッシュホールドのヒステリシス			0.3		V
UCC21540-Q1 の VDD 電源電圧の低電圧スレッシュホールド						
V_{VDDA_ON} 、 V_{VDDB_ON}	UVLO 立ち上がりスレッシュホールド		8	8.5	9	V
V_{VDDA_OFF} 、 V_{VDDB_OFF}	UVLO 立ち下がりスレッシュホールド		7.5	8	8.5	V
V_{VDDA_HYS} 、 V_{VDDB_HYS}	UVLO スレッシュホールドのヒステリシス			0.5		V
INA、INB、DISABLE						
V_{INAH} 、 V_{INBH} 、 V_{DISH}	入力 HIGH スレッシュホールド電圧		1.6	1.8	2	V
V_{INAL} 、 V_{INBL} 、 V_{DISL}	入力 LOW スレッシュホールド電圧		0.8	1	1.25	V
V_{INA_HYS} 、 V_{INB_HYS} 、 V_{DIS_HYS}	入力スレッシュホールドのヒステリシス			0.8		V
出力						
I_{OA+}, I_{OB+}	ピーク出力ソース電流	$C_{VDD} = 10\mu F, C_{LOAD} = 0.18\mu F, f = 1kHz$ 、ベンチ測定	2	4		A
I_{OA-}, I_{OB-}	ピーク出力シンク電流		3	6		A
R_{OHA}, R_{OHB}	HIGH 状態の出力抵抗	$I_{OUT} = -10mA$ 、 R_{OHA} 、 R_{OHB} は、駆動ブルーアップ性能を表すものではありません。詳細については、とセクション 9.3.4 の t_{RISE} を参照してください。		5	10	Ω
R_{OLA}, R_{OLB}	LOW 状態の出力抵抗	$I_{OUT} = 10mA$		0.55	1.1	Ω
V_{OHA}, V_{OHB}	HIGH 状態の出力電圧	$V_{VDDA}, V_{VDDB} = 12V, I_{OUT} = -10mA$	11.9	11.95		V
V_{OLA}, V_{OLB}	LOW 状態の出力電圧	$V_{VDDA}, V_{VDDB} = 12V, I_{OUT} = 10mA$		5.5	11	mV

UCC21540-Q1

JAJSIQ6C – JUNE 2020 – REVISED FEBRUARY 2021

特に記述のない限り $V_{VCCI} = 3.3V$ または $5.0V$ 、 V_{CCI} から GND に $0.1\mu F$ のコンデンサを接続、 $V_{DDA/B}$ から $V_{SSA/B}$ に $1\mu F$ のコンデンサを接続、 $V_{VDDA} = V_{VDDB} = 12V$ 、 V_{DA} および V_{SSB} から V_{SSA} および V_{SSB} に $1\mu F$ のコンデンサを接続、 DT ピンを V_{CCI} に接続、 $C_L = 0pF$ 、 $T_J = -40 \sim +150^\circ C$ とします。(1) (2)

パラメータ		テスト条件	最小値	標準値	最大値	単位
V_{OAPDA} 、 V_{OAPDB}	ドライバ出力 (V_{OUTA} 、 V_{OUTB}) のアクティブ・プルダウン	V_{VDDA} と V_{VDDB} は未給電、 I_{OUTA} 、 $I_{OUTB} = 200mA$		1.75	2.1	V
デッド・タイムとオーバーラップの設定						
デッド・タイム、 DT	DT ピンを V_{CCI} に接続		オーバーラップは INA 、 INB によって決定			-
	$R_{DT} = 10k\Omega$		80	100	120	ns
	$R_{DT} = 20k\Omega$		160	200	240	
$R_{DT} = 50k\Omega$		400	500	600		
デッド・タイムのマッチング、 $ DT_{AB} - DT_{BA} $	$R_{DT} = 10k\Omega$		-	0	10	ns
	$R_{DT} = 20k\Omega$		-	0	20	
	$R_{DT} = 50k\Omega$		-	0	65	

- (1) テスト条件での電流の方向は、そのピンに入る方向が正、そのピンから出る方向が負と定義されています (特に記述のない限り)。
 (2) 標準値のみが記載されたパラメータは、参照用にもみ提供しているものであり、TI が製品保証を目的として公表するデバイス仕様書の一部を構成するものではありません。




7.10 スイッチング特性

$V_{VCCI} = 3.3V$ または $5.5V$ 、 $0.1\mu F$ のコンデンサを V_{CCI} と GND の間に接続、 $V_{VDDA} = V_{VDDB} = 12V$ 、 $1\mu F$ のコンデンサを V_{DDA} 、 V_{DDB} と V_{SSA} 、 V_{SSB} の間に接続、負荷容量 $C_{OUT} = 0pF$ 、 $T_J = -40^\circ C \sim +150^\circ C$ (特に記述のない限り)(1)。

パラメータ		テスト条件	最小値	標準値	最大値	単位
t_{RISE}	出力立ち上がり時間 (図 8-4 を参照)	$C_{VDD} = 10\mu F$ 、 $C_{OUT} = 1.8nF$ 、 $V_{VDDA} = V_{VDDB} = 12V$ 、 $f = 1kHz$		5	16	ns
t_{FALL}	出力立ち下がり時間 (図 8-4 を参照)	$C_{VDD} = 10\mu F$ 、 $C_{OUT} = 1.8nF$ 、 $V_{VDDA} = V_{VDDB} = 12V$ 、 $f = 1kHz$		6	12	ns
t_{PWmin}	出力に到達する最小入力パルス幅 (図 8-1 と図 8-2 を参照)	入力信号が t_{PWmin} より短い場合、出力は状態を変化させません。		10	20	ns
t_{PDHL}	立ち下がりエッジでの伝搬遅延 (図 8-3 を参照)	INx の HIGH スレッショルド (V_{INH}) から出力の 10% まで		28	40	ns
t_{PDLH}	立ち上がりエッジでの伝搬遅延 (図 8-3 を参照)	INx の LOW スレッショルド (V_{INL}) から出力の 90% まで		28	40	ns
t_{PWD}	パルス幅歪み	$ t_{PDLHA} - t_{PDHLA} $ 、 $ t_{PDLHB} - t_{PDHLB} $ (図 8-3 を参照)			5.5	ns
t_{DM}	伝播遅延のマッチング、 $ t_{PDLHA} - t_{PDHLB} $ 、 $ t_{PDHLA} - t_{PDLHB} $ (図 8-3 を参照)	$f = 250kHz$			5	ns
$t_{VCCI+ to OUT}$	V_{CCI} 電源オン遅延時間: $UVLO$ の立ち上がりから $OUTA$ 、 $OUTB$ まで (図 8-7 を参照)	INA または INB を V_{CCI} に接続		40	59	μs
$t_{VDD+ to OUT}$	V_{DDA} 、 V_{DDB} の電源オン遅延時間: $UVLO$ の立ち上がりから $OUTA$ 、 $OUTB$ まで (図 8-8 を参照)	INA または INB を V_{CCI} に接続		23	35	
$ CM_H $	HIGH レベルの同相過渡耐性 (セクション 8.7 を参照)	GND 対 $V_{SSA/B}$ のスルーレート、 INA と INB の両方を V_{CCI} に接続、 $V_{CM} = 1000V$	100			V/ns
$ CM_L $	LOW レベルの同相過渡耐性 (セクション 8.7 を参照)	GND 対 $V_{SSA/B}$ のスルーレート、 INA と INB の両方を GND に接続、 $V_{CM} = 1000V$	100			


- (1) 標準値のみが記載されたパラメータは、参照用にもみ提供しているものであり、TI が製品保証を目的として公表するデバイス仕様書の一部を構成するものではありません。

7.11 絶縁特性曲線



7.12 代表的特性

VDDA = VDDB = 12V、VCCI = 3.3V または 5.0V、DT ピンを VCCI に接続、 $T_A = 25^\circ\text{C}$ 、 $C_L = 0\text{pF}$ (特に記述のない限り)。



無負荷

INA = INB = GND

D004

図 7-4. VCCI の静止電流




図 7-5. VCCI の動作電流 - I_{VCCI}





図 7-6. VCCI の動作電流と周波数との関係




無負荷

INA = INB = GND


D007

図 7-7. VDD のチャンネルあたりの静止電流 (I_{VDDA} 、 I_{VDDB})



無負荷

図 7-8. VDD のチャンネルあたりの動作電流 - $I_{VDDA/B}$



無負荷

INA と INB の両方がスイッチング

D009

図 7-9. チャンネルあたりの動作電流 ($I_{VDDA/B}$) と周波数との関係




図 7-10. VCCI の UVLO スレッシュホールド電圧




図 7-11. VCCI の UVLO スレッシュホールド・ヒステリシス電圧




図 7-12. 5V VDD の UVLO スレッシュホールド電圧




図 7-13. 5V VDD の UVLO ヒステリシス電圧




図 7-14. 8V VDD の UVLO スレッシュホールド電圧




図 7-15. 8V VDD の UVLO スレッシュホールド・ヒステリシス電圧




図 7-16. INA/INB/DIS の HIGH および LOW スレッショルド電圧




図 7-17. INA/INB/DIS の HIGH および LOW スレッショルド・ヒステリシス




図 7-18. 出力プルアップおよびプルダウン抵抗




図 7-19. 伝搬遅延 (立ち上がりおよび立ち下がりエッジ)






図 7-20. 伝搬遅延のマッチング (立ち上がりおよび立ち下がりエッジ)



$t_{PDHL} - t_{PDHL}$

図 7-21. パルス幅歪み



$C_L = 1.8nF$

図 7-22. 立ち上がり時間と立ち下がり時間




図 7-23. ディスエーブルの応答時間




図 7-24. 出力のアクティブ・プルダウン電圧




図 7-25. 出力を変化させる最小パルス




図 7-26. デッド・タイムの温度ドリフト




図 7-27. デッド・タイムのマッチング

8 パラメータ測定情報

8.1 最小パルス

5ns (標準値) のグリッチ除去フィルタは、グラウンド・バウンスまたはスイッチング過渡による小さな入力パルスを除去します。OUTA または OUTB での出力状態を確実に変化させるには、 t_{PWmin} (標準値 10ns) よりも長い入力パルスを INA または INB にアサートする必要があります。グリッチ除去フィルタの動作の詳細については、[図 8-1](#) と [図 8-2](#) を参照してください。




図 8-1. グリッチ除去フィルタ - ターンオン




図 8-2. グリッチ除去フィルタ - ターンオフ

8.2 伝搬遅延とパルス幅歪み

[図 8-3](#) に、チャンネル A および B の伝搬遅延からパルス幅歪み (t_{PWD}) と遅延マッチング (t_{DM}) を計算する方法を示します。遅延マッチングを測定するには、両方の入力の位相を揃え、DT ピンを VCCI に短絡して出力オーバーラップを有効にする必要があります。




図 8-3. 遅延マッチングとパルス幅歪み

8.3 立ち上がりおよび立ち下がり時間

[図 8-4](#) に、立ち上がり (t_{RISE}) および立ち下がり (t_{FALL}) 時間の測定基準を示します。立ち上がり時間と立ち下がり時間を短縮する方法の詳細については、[セクション 9.3.4](#) を参照してください。




図 8-4. 立ち上がりおよび立ち下がり時間の測定基準

8.4 入力とディスエーブルの応答時間

図 8-5 に、ディスエーブル機能の応答時間を示します。詳細については[セクション 9.4.1](#)を参照してください。




図 8-5. ディスエーブル・ピンのタイミング

8.5 プログラム可能なデッド・タイム

DT を VCCI に接続すると、DT 機能は無効になり、出力がオーバーラップできます。DT と GND の間に抵抗 (R_{DT}) を配置することで、次の式に従ってデッド・タイムを調整できます。DT (ns) = $10 \times R_{DT}$ (k Ω)。ノイズ耐性を向上させるため、DT ピンに近接して配置した 2.2nF 以上のセラミック・コンデンサでこのピンをバイパスすることを推奨します。デッド・タイムの詳細については、[セクション 9.4.2](#)を参照してください。




図 8-6. のデッド・タイムのスイッチング・パラメータ

8.6 電源オン時の UVLO 出力遅延

電源電圧 V_{CCI} が立ち下がりスレッシュホールド $V_{V_{CCI_OFF}}$ 未満から立ち上がりスレッシュホールド $V_{V_{CCI_ON}}$ を越えて上昇するたびに、また電源電圧 V_{DDx} が立ち下がりスレッシュホールド $V_{V_{DDx_OFF}}$ 未満から立ち上がりスレッシュホールド $V_{V_{DDx_ON}}$ を越えて上昇するたびに、出力が入力への応答を開始するまでに遅延が挿入されます。 V_{CCI} UVLO の場合、この遅延は $t_{V_{CCI+} \text{ to } OUT}$ として定義され、 $40\mu s$ (標準値) です。 V_{DDx} UVLO の場合、この遅延は $t_{V_{DD+} \text{ to } OUT}$ として定義され、 $23\mu s$ (標準値) です。ドライバの V_{CCI} および V_{DD} バイアス電源が完全に立ち上がるように、入力信号を駆動する前にある程度のマージンを持たせることを推奨します。図 8-7 と図 8-8 に、 V_{CCI} と V_{DD} の電源オン時の UVLO 遅延タイミング図を示します。

電源電圧 V_{CCI} が立ち下がりスレッシュホールド $V_{V_{CCI_OFF}}$ を横切って低下するたびに、また電源電圧 V_{DDx} が立ち下がりスレッシュホールド $V_{V_{DDx_OFF}}$ を横切って低下するたびに、出力は入力への応答を停止し、 $1\mu s$ 以内に **LOW** に保持されます。この非対称な遅延は、 V_{CCI} または V_{DDx} のブラウンアウト中でも安全な動作を確保するために設計されています。

V_{CCI} が喪失しても V_{DDx} が存在する場合、出力は **LOW** に保持されます。 V_{DDx} が喪失すると、アクティブ・プルダウン機能により出力は **LOW** にクランプされます。UVLO 機能の詳細については、[セクション 9.3.1](#) を参照してください。




図 8-7. V_{CCI} 電源オン時の UVLO 遅延

図 8-8. $V_{DDA/B}$ 電源オン時の UVLO 遅延

8.7 CMTI テスト

図 8-9 は CMTI テスト構成の概略図です。




図 8-9. CMTI テスト構成の概略図


9 詳細説明

9.1 概要

パワー・トランジスタを高速で切り換えると共に、スイッチング電力損失を低減するため、制御デバイスの出力とパワー・トランジスタのゲートの間で大電流ゲート・ドライバがしばしば配置されます。パワー・トランジスタのゲートを駆動するのに十分な電流をコントローラが供給できないこともあります。これは、デジタル・コントローラの場合に特に当てはまります。デジタル・コントローラからの入力信号はしばしば数 mA しか供給できない 3.3V ロジック信号であるためです。

UCC21540-Q1 は、各種の電源およびモータ駆動トポロジに適合し、また各種のトランジスタを駆動するように構成できる柔軟なデュアル・ゲート・ドライバです。UCC21540-Q1 は、制御回路と簡単に組み合わせるための機能と、駆動するゲートを保護するための機能を豊富に備えています。たとえば、抵抗によりプログラム可能なデッド・タイム (DT) 制御、ディスエーブル・ピン、入力および出力電源の低電圧ロックアウト (UVLO) などです。また、入力がオープンのみである場合、または入力パルス幅が短すぎる場合、UCC21540-Q1 はその出力を LOW に保持します。デジタル電源コントローラともアナログ電源コントローラとも接続できるように、ドライバ入力は CMOS および TTL 互換です。各チャネルはそれぞれの入力ピン (INA、INB) で制御されるため、各出力は完全に独立して制御されます。

9.2 機能ブロック図



9.3 機能説明

9.3.1 VDD、VCCI、低電圧誤動作防止 (UVLO)

UCC21540-Q1 は、両方の出力の VDD ピンと VSS ピンの間の各電源電圧に対して低電圧誤動作防止 (UVLO) 保護機能を内蔵しています。VDD バイアス電圧がデバイスの起動時に V_{VDD_ON} より低い場合、または起動後に V_{VDD_OFF} を下回った場合、入力ピンの状態に関係なく、VDD UVLO 機能はチャネル出力を LOW に保持します。VDDx UVLO 機能はチャネル A とチャネル B で独立して動作するため、ハイサイド・バイアスを充電する前にローサイドを出力する必要があるブートストラップ付きシステムを実現できます。

ドライバの出力段にバイアスが印加されていない場合、または UVLO 状態である場合、ドライバ出力の電圧上昇を制限するアクティブ・クランプ回路によってドライバ出力は LOW に保持されます (図 9-1 を参照)。この条件では、下側の NMOS のゲートが R_{CLAMP} でドライバ出力に接続される一方で、上側の PMOS はオフに保持されその抵抗は R_{Hi-Z} となります。この構成では、出力は下側の NMOS デバイスのスレッショルド電圧 (バイアス電力が利用可能かどうかにかかわらず約 1.75V (標準値)) に実質的にクランプされます。




図 9-1. アクティブ・プルダウン機能の概略図

VDD UVLO 保護機能はヒステリシス (V_{VDD_HYS}) を備えています。このヒステリシスは、電源のグラウンド・ノイズが発生したときのチャタリングを防止します。このヒステリシスにより、本デバイスはバイアス電圧の小さな電圧降下を許容することもできます。このような電圧降下は、デバイスがスイッチングを開始し動作消費電流が急増した際によく発生します。

UCC21540-Q1 の入力は低電圧誤動作防止 (UVLO) 保護機能も内蔵しています。入力は、起動時に電源電圧 VCCI が V_{VCCI_ON} を上回らないかぎり、出力に影響を与えることはできません。起動後に電源電圧 VCCI が V_{VCCI_OFF} を下回った場合、出力は LOW に保持され、入力に応答できません。確実に安定して動作するように、VDD の UVLO と同様にヒステリシス (V_{VCCI_HYS}) が備わっています。

表 9-1. VCCI UVLO 機能の論理図⁽¹⁾

条件	入力		出力	
	INA	INB	OUTA	OUTB
デバイス起動中 $V_{CCI-GND} < V_{VCCI_ON}$	H	L	L	L
デバイス起動中 $V_{CCI-GND} < V_{VCCI_ON}$	L	H	L	L
デバイス起動中 $V_{CCI-GND} < V_{VCCI_ON}$	H	H	L	L
デバイス起動中 $V_{CCI-GND} < V_{VCCI_ON}$	L	L	L	L
デバイス起動後 $V_{CCI-GND} < V_{VCCI_OFF}$	H	L	L	L
デバイス起動後 $V_{CCI-GND} < V_{VCCI_OFF}$	L	H	L	L
デバイス起動後 $V_{CCI-GND} < V_{VCCI_OFF}$	H	H	L	L
デバイス起動後 $V_{CCI-GND} < V_{VCCI_OFF}$	L	L	L	L

(1) $V_{DDx} > V_{DD_ON}$ とします。

表 9-2. VDDx UVLO 機能の論理図⁽¹⁾

条件	入力		出力	
	INA	INB	OUTA	OUTB
デバイス起動中 VDD-VSS < V _{VDD_ON}	H	L	L	L
デバイス起動中 VDD-VSS < V _{VDD_ON}	L	H	L	L
デバイス起動中 VDD-VSS < V _{VDD_ON}	H	H	L	L
デバイス起動中 VDD-VSS < V _{VDD_ON}	L	L	L	L
デバイス起動後 VDD-VSS < V _{VDD_OFF}	H	L	L	L
デバイス起動後 VDD-VSS < V _{VDD_OFF}	L	H	L	L
デバイス起動後 VDD-VSS < V _{VDD_OFF}	H	H	L	L
デバイス起動後 VDD-VSS < V _{VDD_OFF}	L	L	L	L

(1) VCCI > VCCI_ON とします。

9.3.2 入力および出力論理表

表 9-3. 入力 / 出力論理表^{(1) (2)}

VCCI, VDDA, VDDDB は給電されているものとして (UVLO の動作モードの詳細は [セクション 9.3.1](#) を参照してください)。表 9-3 に、INA, INB, DIS による動作と対応する出力状態を示します。

入力		DIS	出力		注
INA	INB		OUTA	OUTB	
L	L	L	L	L	デッド・タイム機能を使っている場合、デッド・タイムが経過した後に出力が遷移します。 セクション 9.4.2 を参照してください。
L	H	L	L	H	
H	L	L	H	L	
H	H	L	L	L	DT は R _{DT} によって設定されます。
H	H	L	H	H	DT ピンを VCCI にプルアップします。
オープンのままにする	オープンのままにする	L	L	L	
X	X	H	L	L	離れた場所にあるマイコンに接続する場合、DIS ピンに近接して配置した 1nF 以上の低 ESR/ESL コンデンサを使ってバイパスします。

(1) 「X」とは、L、H、「オープンのままにする」のいずれかであることを意味します。

(2) これらのピンを使用しない場合、ノイズ耐性を向上させるため、INA、INB、DIS を GND に、DT を VCCI に接続することを推奨します。

9.3.3 入力段

UCC21540-Q1 の入力ピン (INA, INB, DIS) には、出力チャネルの VDD 電源電圧から完全に絶縁された TTL および CMOS 互換入力スレッシュホールド・ロジックを使っています。UCC21540-Q1 は、温度が変わってもほとんど変化しない 1.8V (標準値) の HIGH スレッシュホールド (V_{INAH}) と 1V (標準値) の LOW スレッシュホールドを持っているため、入力ピンはロジック・レベルの制御信号 (3.3V マイコンからの信号など) で簡単に駆動できます (とを参照)。0.8V という広いヒステリシス (V_{INA_HYS}) は良好なノイズ耐性と安定動作に役立ちます。いずれの入力をオープンのままにしても、内部プルダウン抵抗がピンを LOW に強制します。これらの抵抗は、INA/B では 200kΩ (標準値)、DIS では 50kΩ (標準値) です ([セクション 9.2](#) を参照)。未使用の入力は、接地することを推奨します。

入力に印加されるすべての信号の振幅は、VCCI ピンの電圧を超えないようにする必要があります。UCC21540-Q1 は、VCCI 電圧よりも高い出力電圧を持つアナログ・コントローラからは駆動できません。

9.3.4 出力段

UCC21540-Q1 の出力段は、最も必要とされる時、つまり、パワー・スイッチのターンオン遷移のミラー・プラトー領域の間 (パワー・スイッチのドレインまたはコレクタ電圧に dV/dt が生じたとき) に最大のピーク・ソース電流を供給できるプルアップ構造を採用しています。出力段のプルアップ構造は、並列接続した P チャンネル MOSFET と追加のプルアップ N チャンネル MOSFET を備えています。N チャンネル MOSFET の役割は、ピーク・ソース電流をブーストし、高速ターンオンを実現することです。出力の状態を LOW から HIGH に変更しようとする短い瞬間だけ、N チャンネル MOSFET をターンオンする方法で、このような動作を実現します。

R_{OH} パラメータは DC 測定値であり、P チャンネル・デバイスのみオン抵抗を表します。これは、プルアップ N チャンネル・デバイスは DC 状態ではオフ状態に保たれ、出力が LOW から HIGH に変化する瞬間にのみターンオンするためです。このため、この短いターンオン段階の UCC21540-Q1 のプルアップ段の実効抵抗は、 R_{OH} パラメータが表す値よりもはるかに小さい値です。

UCC21540-Q1 のプルダウン構造は N チャンネル MOSFET で構成されています。 R_{OL} パラメータ (これも DC 測定値です) は本デバイスのプルダウン状態のインピーダンスを表します。レール・ツー・レール動作では、出力電圧は VDD と VSS の間を変化します。




図 9-2. 出力段

9.3.5 UCC21540-Q1 のダイオード構造

図 9-3 に、ESD 保護素子に関連する複数のダイオードを示します。これは、本デバイスの絶対最大定格を図で表したものです。




図 9-3. ESD 構造

9.4 デバイスの機能モード

9.4.1 ディスエーブル・ピン

DIS ピンを HIGH に設定すると、両方の出力は同時に遮断されます。DIS ピンを LOW に設定すると、UCC21540-Q1 は通常動作します。離れた場所にあるマイコンに接続する場合、DIS ピンに近接して配置した約 1nF の低 ESR/ESL コンデンサを使ってバイパスします。DIS 回路のロジック構造は INA または INB と似ており、その伝搬遅延の標準値はで示されます。DIS ピンは、VCCI が UVLO スレッシュホールドを上回っている場合にのみ機能し(また必要とされ)ます。DIS ピンを使用しない場合、ノイズ耐性を向上させるために GND に接続することを推奨します。

9.4.2 プログラマブル・デッド・タイム (DT) ピン

UCC21540-Q1 を使うと、以下の方法でデッド・タイム (DT) を調整できます。

9.4.2.1 DT ピンを VCCI に接続

出力は入力と完全に一致し、最小デッド・タイムはアサートされません。その結果、出力はオーバーラップできます。DT ピンを使用しない場合、ノイズ耐性を向上させるために直接 VCCI に接続することを推奨します。

9.4.2.2 DT ピンと GND ピンの間に設定抵抗を接続

DT ピンと GND の間に抵抗 R_{DT} を配置することで、 t_{DT} を設定します。ノイズ耐性を向上させるため、DT ピンに近接して配置した 2.2nF 以上のセラミック・コンデンサでこのピンをバイパスすることを推奨します。適切な R_{DT} 値は以下のように求められます。

$$t_{DT} \approx 10 \times R_{DT} \quad (1)$$

ここで

- t_{DT} は設定されるデッド・タイム (ns) です。
- R_{DT} は DT ピンと GND の間の抵抗の値 (k Ω) です。

DT ピンの定常状態の電圧は約 0.8V です。 R_{DT} はこのピンに流れる微小電流を設定し、それによってデッド・タイムが設定されます。 R_{DT} の値が増加するにつれて、DT ピンから流れ出す電流は減少します。 $R_{DT} = 100k\Omega$ の場合、DT ピンの電流は 10 μ A 未満です。より大きい R_{DT} 値を使う場合、ノイズ耐性を高めかつ両チャンネル間のデッド・タイム・マッチング

を向上させるため、DT ピンにできるだけ近づけて R_{DT} とセラミック・コンデンサ (2.2nF 以上) を配置することを推奨します。

片方の入力信号の立ち下がりエッジにより、他方の信号の設定済みデッド・タイムが開始されます。設定済みデッド・タイムとは、ドライバが両方の出力を強制的に LOW に保持する最小期間です。設定された最小値よりも長いデッド・タイムが INA および INB 信号に含まれる場合、出力は設定済みデッド・タイムよりも長い間 LOW に保持されることがあります。両方の入力と同時に HIGH になった場合、両方の出力は即座に LOW に設定されます。この機能は、ハーフブリッジ・アプリケーションでの貫通電流を防止するために使用され、通常動作時は設定済みデッド・タイムの影響を受けません。「入力信号と入出力ロジックの関係」に、ドライバのデッド・タイム・ロジックの各種動作条件を図示および説明します。




図 9-4. 入力信号と入出力ロジックの関係

条件 A: INB が LOW、INA が HIGH に遷移します。INB は即座に OUTB を LOW に設定し、設定済みデッド・タイムが OUTA に割り当てられます。設定済みデッド・タイムの後、OUTA は HIGH に遷移できます。

条件 B: INB が HIGH、INA が LOW に遷移します。今度は INA は即座に OUTA を LOW に設定し、設定済みデッド・タイムが OUTB に割り当てられます。設定済みデッド・タイムの後、OUTB は HIGH に遷移できます。

条件 C: INB が LOW に遷移しますが、INA はまだ LOW のままです。INB は即座に OUTB を LOW に設定し、設定済みデッド・タイムが OUTA に割り当てられます。この例では、入力信号のデッド・タイムは設定済みデッド・タイムよりも長くなっています。入力信号のデッド・タイムが経過した後、INA が HIGH に遷移すると、OUTA は即座に HIGH に設定されます。

条件 D: INA が LOW になりますが、INB はまだ LOW のままです。INA は即座に OUTA を LOW に設定し、設定済みデッド・タイムが OUTB に割り当てられます。この例では、入力信号のデッド・タイムは設定済みデッド・タイムよりも長くなっています。入力信号のデッド・タイムが経過した後、INB が HIGH に遷移すると、OUTB は即座に HIGH に設定されます。

条件 E: INB と OUTB がまだ HIGH のうちに、INA が HIGH に遷移します。オーバーシュートを防止するため、OUTB は即座に LOW に駆動されます。その後 OUTB は LOW に遷移し、設定済みデッド・タイムが OUTA に割り当てられます。OUTB はすでに LOW になっているため、設定済みデッド・タイムの後、OUTA は HIGH に遷移できます。

条件 F: INA と OUTA がまだ HIGH のうちに、INB が HIGH に遷移します。オーバーシュートを防止するため、OUTA は即座に LOW に駆動されます。その後 OUTA は LOW に遷移し、設定済みデッド・タイムが OUTB に割り当てられます。OUTA はすでに LOW になっているため、設定済みデッド・タイムの後、OUTB は HIGH に遷移できます。

10 アプリケーションと実装

注


以下のアプリケーション情報は、TI の製品仕様に含まれるものではなく、TI ではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくこととなります。また、お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

10.1 アプリケーション情報

UCC21540-Q1 は絶縁機能とバッファ駆動機能を効果的に統合しています。柔軟かつ汎用的 (最大 5.5V の VCCI と 18V の VDDA/Vddb) な UCC21540-Q1 は、MOSFET、IGBT、GaN トランジスタ用のローサイド、ハイサイド、ハイサイド/ローサイド、ハーフブリッジ・ドライバとして使えます。各種部品を統合し、先進の保護機能 (UVLO、デッド・タイム、デイスエーブル) と最適化されたスイッチング性能を備えた UCC21540-Q1 を使うと、エンタープライズ、テレコム、車載、産業アプリケーション向けにより小型かつ堅牢な設計を短期間で開発できます。

10.2 代表的なアプリケーション

図 10-1 の回路に、UCC21540-Q1 を使って代表的なハーフ・ブリッジ構成を駆動するリファレンス・デザインを示します。この構成は、同期整流式降圧、同期整流式昇圧、ハーフ・ブリッジ/フル・ブリッジ絶縁型トポロジ、3 相モータ駆動アプリケーションなどの一般的な各種パワー・コンバータ・トポロジで使えます。



Copyright © 2020, Texas Instruments Incorporated

図 10-1. 代表的なアプリケーション回路図

10.2.1 設計要件

表 10-1 に、アプリケーション例「ハイサイド - ローサイド構成の 650V MOSFET を駆動する UCC21540-Q1」のリファレンス・デザイン・パラメータを示します。

表 10-1. UCC21540-Q1 の設計要件

パラメータ	値	単位
パワー・トランジスタ	650V、12V の V_{GS} で 150m Ω の R_{DS_ON}	-
VCC	5.0	V
VDD	12	V
入力信号振幅	3.3	V
スイッチング周波数 (f_s)	100	kHz
デッド・タイム	200	ns
DC リンク電圧	400	V

10.2.2 詳細な設計手順

10.2.2.1 INA/INB 入力フィルタの設計

出力の信号を低速にする (または遅延させる) 目的でゲート・ドライバへの信号を成形することは推奨しません。しかし、理想的でないレイアウトまたは長い PCB 配線によって生じるリングングを除去するために小さな入力 R_{IN} - C_{IN} フィルタを使用することはできます。

このようなフィルタでは、0~100 Ω の R_{IN} と 10~100pF の C_{IN} を使用する必要があります。この例では、 $R_{IN} = 51\Omega$ と $C_{IN} = 33pF$ が選択されており、コーナー周波数は約 100MHz です。

これらの部品を選択する際は、ノイズ耐性と伝搬遅延のトレードオフに注意します。

10.2.2.2 デッド・タイム抵抗およびコンデンサの選択

式 1 から、デッド・タイムを 200ns に設定するには 20k Ω の抵抗を選択します。ノイズ耐性を向上させるため、DT ピンに近接して 2.2nF のコンデンサを並列に配置します。

10.2.2.3 外部ブートストラップ・ダイオードとその直列抵抗の選択

ブートストラップ・コンデンサは、ローサイド・トランジスタがターンオンするごとに、外付けブートストラップ・ダイオードを通して VDD で充電されます。コンデンサの充電には大きなピーク電流を伴うため、ブートストラップ・ダイオード内の過渡的な消費電力が大きくなる場合があります。導通損失は、ダイオードの順方向電圧降下にも影響されます。ダイオードの導通損失と逆方向回復損失の両方が、ゲート・ドライバ回路の総合損失に影響を与えます。

外付けブートストラップ・ダイオードを選択する場合、逆方向回復とそれに関連するグラウンド・ノイズ・バウンスによる損失を最小限に抑えるため、順方向電圧降下が小さくかつ接合部容量が小さい高耐压の高速回復ダイオードまたは SiC ショットキー・ダイオードを選択することを推奨します。この例では、DC リンク電圧は 400V_{DC} です。ブートストラップ・ダイオードの定格電圧は、十分なマージンを持って DC リンク電圧よりも高くする必要があります。そのため、この例では 600V 超高速ダイオード MRA160T3G を選択しています。

ブートストラップ抵抗 R_{BOOT} は、各スイッチング・サイクル中、特に VSSA (SW) ピンに過剰な負の過渡電圧が印加された場合に、 D_{BOOT} の突入電流を低減し VDDA-VSSA の電圧の上昇スルーレートを制限するために使います。 R_{BOOT} の推奨値は、使用するダイオードの種類に応じて 1 Ω ~20 Ω です。この例では、ブートストラップ・ダイオードの突入電流を制限するため、2.7 Ω の電流制限抵抗を選択しています。最も厳しい条件での D_{Boot} のピーク電流の推定値は以下の式で表されます。

$$I_{DBoot(pk)} = \frac{V_{DD} - V_{BDF}}{R_{Boot}} = \frac{12V - 1.5V}{2.7\Omega} \approx 4A \quad (2)$$

ここで

UCC21540-Q1

JAJSIQ6C – JUNE 2020 – REVISED FEBRUARY 2021

- V_{BDF} は、約 4A の電流が流れたときのブートストラップ・ダイオードの順方向電圧降下の推定値です。

V_{DDx} と V_{SSx} の間に印加する電圧が FET と UCC21540-Q1 の絶対最大定格を下回るように制限しないと、デバイスに永続的な損傷が生じる可能性もあります。

10.2.2.4 ゲート・ドライバの出力抵抗

外部ゲート・ドライバ抵抗 R_{ON}/R_{OFF} は以下の目的に使われます。

- 寄生インダクタンス / 容量に起因するリングングの制限
- 高電圧 / 電流スイッチングの dv/dt , di/dt 、ボディ・ダイオードの逆方向回復に起因するリングングの制限
- ゲート駆動強度 (すなわちピーク・シンクおよびソース電流) の微調整によるスイッチング損失の最適化
- 電磁干渉 (EMI) の低減

セクション 9.3.4 で述べたように、UCC21540-Q1 は P チャネル MOSFET と追加のプルアップ N チャネル MOSFET を並列にしたプルアップ構造を備えています。これらを合わせたピーク・ソース電流は 4A です。その結果、ピーク・ソース電流は以下の式で予測できます。

$$I_{OA+} = \min \left(4A, \frac{V_{DD} - V_{BDF}}{R_{NMOS} \parallel R_{OH} + R_{ON} + R_{GFET_Int}} \right) \quad (3)$$

$$I_{OB+} = \min \left(4A, \frac{V_{DD}}{R_{NMOS} \parallel R_{OH} + R_{ON} + R_{GFET_Int}} \right) \quad (4)$$

ここで

- R_{ON} : 外部ターンオン抵抗。
- R_{GFET_INT} : パワー・トランジスタの内部ゲート抵抗 (パワー・トランジスタのデータシートを参照)
- I_{O+} = ピーク・ソース電流 - 4A (ゲート・ドライバ・ピーク・ソース電流) とゲート駆動ループ抵抗に基づく計算値のうちの小さい方の値

この例では以下の式で計算されます。

$$I_{OA+} = \frac{V_{DD} - V_{BDF}}{R_{NMOS} \parallel R_{OH} + R_{ON} + R_{GFET_Int}} = \frac{12V - 0.8V}{1.47\Omega \parallel 5\Omega + 2.2\Omega + 1.5\Omega} \approx 2.3A \quad (5)$$

$$I_{OB+} = \frac{V_{DD}}{R_{NMOS} \parallel R_{OH} + R_{ON} + R_{GFET_Int}} = \frac{12V}{1.47\Omega \parallel 5\Omega + 2.2\Omega + 1.5\Omega} \approx 2.5A \quad (6)$$

その結果、ハイサイドとローサイドのピーク・ソース電流はそれぞれ 2.3A と 2.5A となります。同様に、ピーク・シンク電流は以下の式で計算されます。

$$I_{OA-} = \min \left(6A, \frac{V_{DD} - V_{BDF} - V_{GDF}}{R_{OL} + R_{OFF} \parallel R_{ON} + R_{GFET_Int}} \right) \quad (7)$$

$$I_{OB-} = \min \left(6A, \frac{V_{DD} - V_{GDF}}{R_{OL} + R_{OFF} \parallel R_{ON} + R_{GFET_Int}} \right) \quad (8)$$

ここで

- R_{OFF} : 外部ターンオフ抵抗 (この例では $R_{OFF} = 0$)
- V_{GDF} : R_{OFF} と直列に接続された逆並列ダイオードの順方向電圧降下。この例のダイオードは **MSS1P4** です。
- I_{O-} : ピーク・シンク電流 – 6A (ゲート・ドライバのピーク・シンク電流) とゲート駆動ループ抵抗に基づく計算値のうちの小さい方の値

この例では以下の式で計算されます。

$$I_{OA-} = \frac{V_{DD} - V_{BDF} - V_{GDF}}{R_{OL} + R_{OFF} \parallel R_{ON} + R_{GFET_Int}} = \frac{12V - 0.8V - 0.85V}{0.55\Omega + 0\Omega + 1.5\Omega} \approx 5.0A \quad (9)$$

$$I_{OB-} = \frac{V_{DD} - V_{GDF}}{R_{OL} + R_{OFF} \parallel R_{ON} + R_{GFET_Int}} = \frac{12V - 0.85V}{0.55\Omega + 0\Omega + 1.5\Omega} \approx 5.4A \quad (10)$$

その結果、ハイサイドとローサイドのピーク・シンク電流はそれぞれ **5.0A** と **5.4A** となります。

推定ピーク電流は **PCB** レイアウトと負荷容量によっても影響されることに注意します。ゲート・ドライバのループの寄生インダクタンスは、ピーク・ゲート駆動電流を遅れさせ、オーバーシュートとアンダーシュートを発生させる可能性があります。そのため、ゲート・ドライバのループをできるだけ小さくすることを強く推奨します。一方、パワー・トランジスタの負荷容量 (C_{ISS}) が非常に小さい (通常 **1nF** 未満) 場合、ピーク・ソース / シンク電流はループ寄生素子に支配されます。なぜなら、立ち上がりおよび立ち下がり時間が非常に小さく、寄生リンギングの周期に近いからです。

OUTx 電圧がデータシートの絶対最大定格を (過渡を含めて) 下回るように制御しないと、デバイスに永続的な損傷が生じる可能性もあります。ゲートの過剰なリンギングを低減するため、FET のゲートの近くにフェライト・ビーズを使用することを推奨します。オーバーシュート / アンダーシュートが大きい場合、**OUTx** 電圧を **VDDx** および **VSSx** 電圧にクランプするために外部クランプ・ダイオードを追加することもできます。

10.2.2.5 ゲート・ソース間抵抗の選択

ゲート・ドライバ出力に電力が供給されておらず不定状態にある場合、ゲート・ソース間抵抗 **RGS** を使ってゲートをソース電圧にプルダウンすることを推奨します。この抵抗は、ゲート・ドライバがターンオンして **LOW** を駆動できるようになる前にミラー電流によって **dv/dt** 起因でターンオンするリスクの低減にも役立ちます。この抵抗は、パワー・デバイスの V_{th} と CGD/CGS 比に応じて、通常 **5.1kΩ** ~ **20kΩ** の値に設定されます。

10.2.2.6 ゲート・ドライバの電力損失の推定

ゲート・ドライバ・サブシステムの総合損失 P_G には、**UCC21540-Q1** の電力損失 (P_{GD}) と、外部ゲート駆動抵抗などの周辺回路の電力損失が含まれます。ブートストラップ・ダイオードの損失は P_G に含まれず、このセクションでは触れません。

P_{GD} は、**UCC21540-Q1** の熱的安定性に関連する制限値を決定する主要な電力損失であり、複数の要素の損失を計算することにより推定できます。

第 1 の要素は静的電力損失 P_{GDQ} です。 P_{GDQ} にはドライバの静止電力損失と、特定のスイッチング周波数で動作しているドライバの自己消費電力が含まれます。 P_{GDQ} は、与えられた V_{CCI} 、 V_{DDA}/V_{DDB} 、スイッチング周波数、周囲温度において、**OUTA** と **OUTB** に負荷が接続されていない状態でベンチ測定されます。とに、無負荷時の動作消費電流と動作周波数との関係を示します。この例では、 $V_{VCCI} = 5V$ 、 $V_{VDD} = 12V$ です。 I_{NA}/I_{NB} を **0V** から **3.3V** まで **100kHz** でスイッチングした場合の各電源の電流は、 $I_{VCCI} \approx 2.5mA$ 、 $I_{VDDA} = I_{VDDB} \approx 1.5mA$ と測定されます。その結果、 P_{GDQ} は以下の式で計算できます。

$$P_{GDQ} = V_{VCCI} \times I_{VCCI} + V_{VDDA} \times I_{DDB} + V_{VDDB} \times I_{DDB} = 50mW \quad (11)$$

第 2 の要素はスイッチング動作損失 P_{GDO} であり、所定の負荷容量によりドライバは各スイッチング・サイクル中に負荷を充放電します。負荷スイッチングによる総合動的損失 P_{GSW} は以下の式で推定できます。

$$P_{G_{SW}} = 2 \times V_{DD} \times Q_G \times f_{SW} \quad (12)$$

ここで

- Q_G はパワー・トランジスタのゲート電荷です。

ターンオン/ターンオフするために分割レールを使う場合、 V_{DD} は正レールと負レールの差に等しくなります。

そのためこのアプリケーション例の場合、以下の式で表されます。

$$P_{G_{SW}} = 2 \times 12V \times 100nC \times 100kHz = 240mW \quad (13)$$

Q_G は、データシートで規定された 14A で 480V をスイッチングするパワー・トランジスタの総ゲート電荷量を表します。テスト条件が変わるとこの値も変わる可能性があります。UCC21540-Q1 の出力段のゲート・ドライバ損失 (P_{GDO}) は $P_{G_{SW}}$ の一部です。外部ゲート・ドライバ抵抗がゼロの場合、 P_{GDO} は $P_{G_{SW}}$ と等しくなり、すべてのゲート・ドライバ損失は UCC21540-Q1 の内部で消費されます。外部ターンオンおよびターンオフ抵抗が存在する場合、総合損失はゲート・ドライバのプルアップ/ダウン抵抗と外部ゲート抵抗との間で分配されます。ソース/シンク電流が 4A/6A に飽和していない場合、プルアップ/ダウン抵抗は線形かつ固定ですが、ソース/シンク電流が飽和している場合、プルアップ/ダウン抵抗は非線形であることに注意します。そのため、これらの 2 つの条件によって P_{GDO} は異なります。

ケース 1 - 線形のプルアップ/ダウン抵抗:

$$P_{GDO} = \frac{P_{G_{SW}}}{2} \times \left(\frac{R_{OH} \parallel R_{NMOS}}{R_{OH} \parallel R_{NMOS} + R_{ON} + R_{GFET_Int}} + \frac{R_{OL}}{R_{OL} + R_{OFF} \parallel R_{ON} + R_{GFET_Int}} \right) \quad (14)$$

この設計例では、想定されるすべてのソース/シンク電流は 4A/6A 未満であるため、UCC21540-Q1 のゲート・ドライバ損失は以下の式で推定できます。

$$P_{GDO} = \frac{240mW}{2} \times \left(\frac{5\Omega \parallel 1.47\Omega}{5\Omega \parallel 1.47\Omega + 2.2\Omega + 1.5\Omega} + \frac{0.55\Omega}{0.55\Omega + 0\Omega + 1.5\Omega} \right) \approx 60mW \quad (15)$$

ケース 2 - 非線形のプルアップ/ダウン抵抗:

$$P_{GDO} = 2 \times f_{SW} \times \left[4A \times \int_0^{T_{R_Sys}} (V_{DD} - V_{OUTA/B}(t)) dt + 6A \times \int_0^{T_{F_Sys}} V_{OUTA/B}(t) dt \right] \quad (16)$$

ここで

- $V_{OUTA/B}(t)$ は、ターンオンおよびオフ過渡時のゲート・ドライバ (OUTA、OUTB) のピン電圧であり、定電流源 (ターンオン時に 4A、ターンオフ時に 6A) が負荷コンデンサを充電/放電するものとして簡略化できます。その結果、 $V_{OUTA/B}(t)$ 波形は線形となり、 T_{R_Sys} と T_{F_Sys} は簡単に予測できます。

一部の条件で、プルアップ回路とプルダウン回路のどちらかのみが飽和し、他方が飽和していない場合、 P_{GDO} はケース 1 とケース 2 の組み合わせとなり、上記の説明に基づいて、プルアップとプルダウンに対して式を簡単に特定できます。その結果、ゲート・ドライバ UCC21540-Q1 で消費される総合ゲート・ドライバ損失 P_{GD} は以下で表されます。

$$P_{GD} = P_{GDQ} + P_{GDO} \quad (17)$$

これは、本設計例では 127mW に相当します。

10.2.2.7 接合部温度の推定

UCC21540/UCC21540-Q1 の接合部温度は以下の式で推定できます。

$$T_J = T_C + \Psi_{JT} \times P_{GD} \quad (18)$$

ここで

- T_J は接合部温度です。
- T_C は、熱電対またはその他の手段で測定された UCC21540-Q1 のケース上面温度です。
- Ψ_{JT} は、[セクション 7.4](#) の表に記載されている接合部から上面への熱特性パラメータです。

接合部から上面への熱抵抗の代わりに接合部から上面への熱特性パラメータ (Ψ_{JT}) を使用することで、接合部温度の推定の精度を大幅に向上させることができます。ほとんどの IC の熱エネルギーの大半は、パッケージのリードを經由して PCB に放散されるのに対して、全エネルギーのごく一部のみがケース上面から放散されます (通常は熱電対で測定されます)。 $R_{\theta JC}$ は、熱エネルギーの大部分がケースを通して放散される場合 (例: 金属パッケージが使われている場合、IC パッケージにヒートシンクが取り付けられている場合) にのみ有効に使用できます。それ以外の場合に $R_{\theta JC}$ を使っても、真の接合部温度を正確に推定することはできません。 Ψ_{JT} は、IC の上面を通して放散されるエネルギー量が、テスト環境とアプリケーション環境で同等であると仮定することで実験的に求められます。推奨レイアウト・ガイドラインが守られている限り、接合部温度は数°C以内の精度で推定できます。詳細については、[セクション 12.1](#) と『[半導体および IC パッケージの熱評価基準](#)』アプリケーション・レポートを参照してください。

10.2.2.8 VCCI、VDDA/B コンデンサの選択

VCCI、VDDA、VDDB のバイパス・コンデンサは、信頼性を高めるために不可欠です。満足できる電圧定格、温度係数、静電容量公差の表面実装型の低 ESR/ESL 多層セラミック・コンデンサ (MLCC) を推奨します。MLCC の DC バイアスは実際の容量値に影響を与えることに注意します。たとえば、25V、1 μ F X7R のコンデンサは、15V_{DC} の DC バイアスを印加した場合、わずか 500nF として測定されます。

10.2.2.8.1 VCCI コンデンサの選択

VCCI に接続されたバイパス・コンデンサは、1 次側ロジックに必要な過渡電流と総消費電流に対応しますが、これはわずか数 mA です。したがって、この用途には 100nF 以上の 25V MLCC を推奨します。バイアス電源出力が VCCI ピンから比較的離れた場所にある場合、1 μ F 以上の値のタンタルまたは電解コンデンサを MLCC と並列に配置する必要があります。

10.2.2.8.2 VDDA (ブートストラップ) コンデンサの選択

ブートストラップ電源構成の VDDA コンデンサ (ブートストラップ・コンデンサとも呼びます) によって、最大 4A のゲート駆動過渡電流、ピーク・ソース電流、パワー・トランジスタの安定したゲート駆動電圧を実現しています。

スイッチング・サイクルごとに必要な総電荷量は以下の式で推定できます。

$$Q_{Total} = Q_G + \frac{I_{VDD} @ 100kHz (No Load)}{f_{SW}} = 100nC + \frac{1.5mA}{100kHz} = 115nC \quad (19)$$

ここで

- Q_{Total} : 必要な総電荷量
- Q_G : パワー・トランジスタのゲート電荷量
- I_{VDD} : チャンネルの自己消費電流 (無負荷、100kHz 時)
- f_{SW} : ゲート・ドライバのスイッチング周波数

したがって、 C_{Boot} の最小値の絶対条件は次のとおりです。

$$C_{\text{Boot}} = \frac{Q_{\text{Total}}}{\Delta V_{\text{VDDA}}} = \frac{115\text{nC}}{0.5\text{V}} = 230\text{nF} \quad (20)$$

ここで

- ΔV_{VDDA} は VDDA で の電圧リップルであり、この例では 0.5V です。

実際には、 C_{Boot} の値は計算値よりも大きくなります。そうすることで、DC バイアス電圧によって生じる静電容量の変化と、あるいは負荷過渡によって電力段がパルスをスキップする状況を許容できます。したがって、 C_{Boot} の値にマージンを含め、 C_{Boot} を VDD ピンと VSS ピンのできるだけ近くに配置することを推奨します。この例では、50V、1 μ F のコンデンサを選択しています。

$$C_{\text{Boot}} = 1\mu\text{F} \quad (21)$$

ブートストラップ・コンデンサを選択する際は、VDD と VSS の間の電圧がセクション 6.3 に示した推奨最小動作レベルを下回らないように注意する必要があります。ブートストラップ・コンデンサの値は、パワー・デバイスをスイッチングするための初期の電荷を供給した後、ハイサイドのオン時間が継続する間ゲート・ドライバの静止電流を継続的に供給できるように設定する必要があります。

ハイサイド電源電圧が UVLO 立ち下がりスレッシュホールドを下回ると、ハイサイド・ゲート・ドライバ出力はターンオフし、パワー・デバイスをオフに切り換えます。パワー・デバイスを制御せずにハード・スイッチングを行うと、ドライバ出力に高 di/dt および高 dv/dt 過渡が発生し、デバイスに永続的な損傷が生じる可能性があります。

広い周波数範囲にわたって AC インピーダンスをさらに低減するため、低 ESL/ESR のバイパス・コンデンサを VDDx - VSSx ピンのごく近くに配置することを推奨します。この例では、過渡性能を最適化するため、100nF の X7R セラミック・コンデンサを C_{Boot} と並列に配置しています。

注

大きすぎる C_{BOOT} は不適切です。 C_{BOOT} が最初の数サイクルでは充電されず、 V_{BOOT} が UVLO を下回ったままになる可能性があります。その場合、ハイサイド FET は入力信号コマンドに従いません。また、初期の C_{BOOT} 充電サイクル中、ブートストラップ・ダイオードに大きな逆方向回復電流および損失が生じます。


10.2.2.8.3 VDDB コンデンサの選択

チャンネル B の電流要件はチャンネル A と同じであるため、VDDB コンデンサ (図 10-1 の C_{VDD}) が必要です。ブートストラップ構成を使ったこの例では、VDDB コンデンサはブートストラップ・ダイオードを通して VDDA にも電流を供給します。10 μ F (50V) の MLCC と 220nF (50V) の MLCC を C_{VDD} として選択しています。バイアス電源出力が VDDB ピンから比較的離れた場所にある場合、10 μ F を超える値のタンタルまたは電解コンデンサを C_{VDD} と並列に接続する必要があります。

10.2.2.9 出力段の負バイアスを使う応用回路

理想的でない PCB レイアウトと長いパッケージ・リード (TO-220 および TO-247 タイプのパッケージなど) によって寄生インダクタンスが付くと、高 di/dt および dv/dt スwitchング中、パワー・トランジスタのゲート - ソース間駆動電圧にリンギングが生じる可能性があります。リンギングがスレッシュホールド電圧を上回る場合、予期しないターンオンのリスクがあり、貫通電流のリスクさえあります。ゲート駆動に負のバイアスを印加することは、このようなリンギングをスレッシュホールドよりも低く保つための一般的な方法です。負のゲート駆動バイアスの実装方法の例をいくつか以下に示します。


図 10-2 に第 1 の例を示します。この例では、絶縁型電源の出力段に接続したツェナー・ダイオードを使って負バイアスを印加することでチャンネル A ドライバをターンオフさせています。この負バイアスはツェナー・ダイオード電圧によって設定されます。絶縁型電源 V_A の電圧が 17V である場合、ターンオフ電圧は -5.1V、ターンオン電圧は $17\text{V} - 5.1\text{V} \approx 12\text{V}$ です。チャンネル B ドライバ回路は、チャンネル A と同じです。そのため、この構成では 1 つのハーフブリッジ構成に対して 2 つの電源が必要であり、 R_Z によって定常的に電力が消費されます。



Copyright © 2018, Texas Instruments Incorporated

図 10-2. 絶縁型バイアス電源の出力に接続したツェナー・ダイオードによる負バイアス印加

図 10-3 に、2 つの電源 (または 1 つの 1 入力 2 出力電源) を使う別の例を示します。電源 V_{A+} が正の駆動出力電圧を決定し、電源 V_{A-} が負のターンオフ電圧を決定します。チャンネル B の構成はチャンネル A と同じです。この方法は第 1 の例よりも多くの電源を必要としますが、正および負レール電圧をより柔軟に設定できます。



Copyright © 2018, Texas Instruments Incorporated

図 10-3. 2 つの絶縁型バイアス電源による負バイアス印加

図 10-4 に示す最後の例は単一電源構成であり、ゲート駆動ループ内のツェナー・ダイオードによって負バイアスを生成しています。この方法の利点は、1 つの電源のみを使い、ブートストラップ電源をハイサイド駆動に使えることです。この設計は、3 つの方法のうちでコストと設計工数が最も少なく済みます。しかし、この方法には以下の制約があります。

1. 負のゲート駆動バイアスはツェナー・ダイオードのみによって決まるのではなく、デューティ・サイクルによっても影響されます。これは、デューティ・サイクルが変化すると負バイアス電圧が変化することを意味しています。そのため、固定デューティ・サイクル (約 50%) のコンバータ (例: 可変周波数共振コンバータ、位相シフト・コンバータ) がこの方法に適しています。
2. 推奨電源電圧範囲を維持するには、ハイサイド $VDDA-VSSA$ として十分な電圧を維持する必要があります。これは、ブートストラップ・コンデンサをリフレッシュするために、各スイッチング・サイクルの間、ローサイド・スイッチをターンオフ

ンさせ、またはボディ・ダイオード (または逆並列ダイオード) にフリーホイール電流を流す必要があることを意味します。そのため、他の 2 つの回路例と同様のハイサイド専用電源を使わない限り、ハイサイドを 100% デューティ・サイクルにすることはできません。




図 10-4. 1 つの電源とゲート駆動経路内のツェナー・ダイオードによる負バイアス印加

10.2.3 アプリケーション曲線

図 10-5 と図 10-6 に、図 10-1 に示す設計例の以下の条件におけるベンチ・テスト波形を示します。VCC = 5.0V、VDD = 12V、 $f_{SW} = 100\text{kHz}$ 、 $V_{DC-Link} = 400\text{V}$ 。

チャンネル 1 (青): ハイサイド・パワー・トランジスタのゲート・ソース間の信号

チャンネル 2 (シアン): ローサイド・パワー・トランジスタのゲート・ソース間の信号

チャンネル 3 (ピンク): INA ピンの信号

チャンネル 4 (緑) INB ピンの信号

図 10-5 で、INA と INB に 3.3V、20%/80% デューティ・サイクルの相補信号が印加されています。パワー・トランジスタのゲート駆動信号には 200ns のデッド・タイムが挿入されており、DC リンクには 400V の高電圧が印加されています (図 10-5 の測定部を参照)。高電圧が印加されている場合、帯域幅がより狭い差動プローブが使われるため、達成可能な測定精度が制限されることに注意します。

図 10-6 に、図 10-5 の波形の拡大図と、伝搬遅延とデッド・タイムの測定値を示します。出力波形はパワー・トランジスタのゲート・ピンとソース・ピンの間で測定され、ドライバの OUTA ピンと OUTB ピンからは直接測定されないことに注意します。




図 10-5. INA/B と OUTA/B のベンチ・テスト波形




図 10-6. ベンチ・テスト波形の拡大図

11 電源に関する推奨事項

UCC21540-Q1 の推奨入力電源電圧 (VCCI) は 3V~5.5V です。出力バイアス電源電圧 (VDDA/Vddb) は 6.0V~18V です。このバイアス電源範囲の下限は、各デバイスの内部低電圧誤動作防止 (UVLO) 保護機能によって決定されます。通常動作中、VDD と VCCI はそれぞれの UVLO スレッショルドを下回ることはできません。UVLO の詳細については、[セクション 9.3.1](#) を参照してください。VDDA/Vddb 範囲の上限は、UCC21540-Q1 によって駆動されるパワー・デバイスの最大ゲート電圧で決まります。VDDA/Vddb の最大電圧の推奨値は 18V です。

容量性負荷を接続した出力を HIGH に駆動する際の電流を供給するため、VDD ピンと VSS ピンの間にローカル・バイパス・コンデンサを配置する必要があります。このコンデンサは、寄生インピーダンスを最小化するため、本デバイスにできる限り近づけて配置する必要があります。低 ESR の表面実装型セラミック・コンデンサを推奨します。バイパス・コンデンサのインピーダンスが大きすぎると、抵抗性および誘導性寄生素子により、IC のピンで観測される電源電圧が UVLO スレッショルドを予期せず下回る可能性があります。VDD と VSS の間の高周波ノイズをフィルタ処理するには、高い周波数でよりインピーダンスが小さい第 2 のコンデンサを配置することが有効です。たとえば、第 1 のバイパス・コンデンサを 1 μ F、第 2 の高周波バイパス・コンデンサを 100nF とすることができます。

同様に、VCCI ピンと GND ピンの間にもバイパス・コンデンサを配置する必要があります。UCC21540-Q1 の入力側の論理回路が消費する電流は小さいことを考慮して、このバイパス・コンデンサの最小値として 100nF を推奨します。

12 レイアウト

12.1 レイアウトのガイドライン

UCC21540-Q1 の性能を最適化するため、これらの PCB レイアウト・ガイドラインを考慮します。

12.1.1 部品の配置に関する注意事項

- 外付けパワー・トランジスタをターンオンさせる際の大きなピーク電流に対応するため、VCCI ピンと GND ピンの間と VDD ピンと VSS ピンの間に低 ESR かつ低 ESL のコンデンサを本デバイスに近接して接続する必要があります。
- ブリッジ構成のスイッチ・ノード VSSA (HS) ピンでの大きな負の過渡を防止するため、上側トランジスタのソースと下側トランジスタのソースとの間の寄生インダクタンスを最小限に抑える必要があります。
- 離れた場所にあるマイコンまたは高インピーダンス源で DIS ピンを駆動する際のノイズ耐性を向上させるため、DIS ピンと GND の間に小容量のバイパス・コンデンサ (1000pF 以上) を追加することを推奨します。
- デッド・タイム機能を使う場合、内部デッド・タイム回路にノイズが意図せず結合することを防ぐため、設定抵抗 R_{DT} とバイパス・コンデンサは UCC21540-Q1 の DT ピンに近接して配置することを推奨します。このバイパス・コンデンサは 2.2nF 以上とします。

12.1.2 接地に関する注意事項

- トランジスタのゲートを充放電する大きなピーク電流を、最小限の物理的ループ面積に制限することは不可欠です。そうすることで、ループのインダクタンスが小さくなり、トランジスタのゲート端子のノイズが最小限に抑えられます。ゲート・ドライバは、トランジスタのできるだけ近くに配置する必要があります。
- ブートストラップ・コンデンサ、ブートストラップ・ダイオード、VSSB に対するローカル・バイパス・コンデンサ、ローサイド・トランジスタのボディ / 逆並列ダイオードを含む大電流経路に注意を払います。ブートストラップ・コンデンサは、VDD バイパス・コンデンサによってブートストラップ・ダイオードを通してサイクルごとに再充電されます。この再充電は短い時間間隔で行われ、大きなピーク電流を必要とします。回路基板上的ループの長さや面積を最小化することは、動作の信頼性を確保する上で重要です。

12.1.3 高電圧に関する注意事項

- 1 次側と 2 次側との間の絶縁性能を確保するため、ドライバ・デバイスの下には PCB パターンも銅箔も配置しないようにします。絶縁性能を低下させるおそれがある汚染を防止するため、PCB カットアウトを推奨します。
- ハーフブリッジまたはハイサイド / ローサイド構成の場合、PCB レイアウトのハイサイドのパターンとローサイドのパターンの空間距離を最大限に広げます。DWK パッケージでは、より高いバス電圧に対応するため、ピン 12 とピン 13 を除去することで 3.3mm 以上の沿面距離を確保しています。

12.1.4 熱に関する注意事項

- 駆動電圧が高い、負荷が重い、スイッチング周波数が高い、のいずれかの場合、UCC21540-Q1 は大きな電力を消費する可能性があります (詳細はセクション 10.2.2.6 を参照)。適切な PCB レイアウトは、デバイスから PCB に熱を放散し接合部から基板への熱抵抗 (θ_{JB}) を最小化するのに役立ちます。
- VDDA、VDDB、VSSA、VSSB ピンに接続する PCB 銅箔の面積を増やし、VSSA、VSSB との接続を優先して最大化することを推奨します (図 12-2 と図 12-3 を参照)。しかし、上述の高電圧 PCB に関する注意事項は守る必要があります。
- システムに複数の層が存在する場合、VDDA、VDDB、VSSA、VSSB ピンを内部グランドまたは電源プレーンに適切なサイズの複数のビアで接続することも推奨します。異なる高電圧プレーンのパターン / 銅箔が重ならないようにします。

12.2 レイアウト例

図 12-1 に、SOIC-14 DW パッケージに合わせて信号と主要部品を表示した 2 層 PCB のレイアウト例を示します。このパッケージは、ピン 12 とピン 13 が除去されています。詳細については、UCC21540EVM 設計 - 『UCC21540EVM ユーザー・ガイド』を参照してください。




図 12-1. レイアウト例

図 12-2 と図 12-3 に上層と下層のパターンと銅箔を示します。

注

1 次側と 2 次側のために PCB パターンも銅箔も存在しないため、絶縁性能を確保できます。

高電圧動作に備えて沿面距離を最大化するため、出力段のハイサイド・ゲート・ドライバとローサイド・ゲート・ドライバの PCB パターンの間隔が広がられています。これにより、高 dv/dt が発生する可能性があるスイッチング・ノード VSSA (SW) とローサイド・ゲート・ドライバの間の寄生容量結合によるクロストークも最小化されます。




図 12-2. 上層のパターンと銅箔




図 12-3. 下層のパターンと銅箔 (反転)

図 12-4 と図 12-5 に、3D レイアウト画像 (上面図と底面図) を示します。

注

1 次側と 2 次側のための PCB カットアウトの場所に注意します。これにより、絶縁性能を確保しています。




図 12-4. PCB の 3D 上面図




図 12-5. PCB の 3D 底面図

13 デバイスおよびドキュメントのサポート

13.1 ドキュメントのサポート

13.1.1 関連資料

関連資料については、『[絶縁に関する用語](#)』を参照してください。

13.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、[ti.com](https://www.ti.com) のデバイス製品フォルダを開いてください。「更新の通知を受け取る」をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取れます。変更の詳細については、修正されたドキュメントに含まれている改訂履歴をご覧ください。

13.3 サポート・リソース

[TI E2E™ サポート・フォーラム](#)は、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計に必要な支援を迅速に得ることができます。

リンクされているコンテンツは、該当する貢献者により、現状のまま提供されるものです。これらは TI の仕様を構成するものではなく、必ずしも TI の見解を反映したものではありません。TI の[使用条件](#)を参照してください。

13.4 商標

TI E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

13.5 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい ESD 対策をとらないと、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

13.6 用語集

[TI 用語集](#) この用語集には、用語や略語の一覧および定義が記載されています。

14 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに対して提供されている最新のデータです。このデータは予告なく変更されることがあり、ドキュメントが改訂される場合もあります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

PACKAGING INFORMATION

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
UCC21540AQDWKRQ1	ACTIVE	SOIC	DWK	14	2000	RoHS & Green	NIPDAU	Level-3-260C-168 HR	-40 to 125	UCC21540AQ	Samples
UCC21540QDWKRQ1	ACTIVE	SOIC	DWK	14	2000	RoHS & Green	NIPDAU	Level-3-260C-168 HR	-40 to 125	UCC21540Q	Samples

(1) The marketing status values are defined as follows:

ACTIVE: Product device recommended for new designs.

LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

PREVIEW: Device has been announced but is not in production. Samples may or may not be available.

OBSOLETE: TI has discontinued the production of the device.

(2) **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based flame retardants must also meet the <=1000ppm threshold requirement.

(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.

(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.

(6) Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF UCC21540-Q1, UCC21540A-Q1 :

- Catalog : [UCC21540](#), [UCC21540A](#)

NOTE: Qualified Version Definitions:


- Catalog - TI's standard catalog product

PACKAGE OUTLINE

DWK0014A

SOIC - 2.65 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



4224374/A 06/2018

NOTES:


1. All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm, per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm, per side.
5. Reference JEDEC registration MS-013.

EXAMPLE BOARD LAYOUT


DWK0014A

SOIC - 2.65 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



LAND PATTERN EXAMPLE
SCALE:4X



SOLDER MASK DETAILS

4224374/A 06/2018

NOTES: (continued)


- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DWK0014A

SOIC - 2.65 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

重要なお知らせと免責事項

TI は、技術データと信頼性データ(データシートを含みます)、設計リソース(リファレンス・デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、または [ti.com](https://www.ti.com) やかかる TI 製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、TI はそれらに異議を唱え、拒否します。

郵送先住所 : Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2022, Texas Instruments Incorporated