

高電圧信号の差動ADCへの調整

概 要

アナログ設計者は、高電圧信号を差動入力の低電圧データコンバータで使用可能なレベルに変換することがよく要求されます。本論文はこの一般的な業務のソリューションについて、最新のアンプや代表的な電源電圧を用いて述べます。すなわち、±10Vの両極性信号を低電圧の単電源AD

コンバータに調整する3例を提供します。その内容として単電源設計、モジュール設計、および完全差動設計について述べます。

内 容

| | |
|--------------------------|---|
| 最初に | 2 |
| 回路 1 : 単電源アプローチ | 2 |
| 回路 2 : モジュール・アプローチ | 4 |
| 回路 3 : 完全差動アプローチ | 6 |
| 基準電圧およびその範囲 | 8 |
| 参考文献 | 9 |

説明図

| | |
|-----------------------|---|
| 図1.回路 1 : 単電源 | 2 |
| 図2.回路 1 のDCスイープ | 3 |
| 図3.回路 2 : モジュール | 4 |
| 図4.回路 2 のDCスイープ | 6 |
| 図5.回路 3 : 完全差動 | 7 |
| 図6.回路 3 のDCスイープ | 8 |

最初に

アナログ・フロントエンドの設計者は、高電圧の両極性信号を低電圧で単電源動作のADCに結合するという課題によく直面します。多くのアプリケーションにおいて、高電圧の両極性アナログ信号が使用され続けています。差動入力、その改善された信号品質、ノイズ補償、およびグラウンドループの分離のゆえに、高分解能のデータコンバータで一般的になってきています。その結果、従来の単品の高電圧コンバータは生産が中止されつつあります。最新のADCは、高デジタル性能、高歩留まり、および低コストのゆえに、微細化が進んだプロセスで設計されています。その一方でオペアンプは、より高い内部電圧に耐え、内部素子の高精度制御を可能にするため、微細化がそれほど進んでいないプロセスで設計されています。また、最新のオペアンプは、レール・ツー・レール入出力、広い同相入力電圧範囲、

線形な伝達関数、低消費電力、および低電圧動作といった多くの優れた機能を提供しています。もうひとつのソリューションとして、完全差動オペアンプが差動コンバータに最適のトポロジーになりつつあります。ディスクリートのオペアンプとADCを使用すると、設計者は適切な部品を選択し、かつ高価で妥協が必要な単品ソリューションを排除して、回路特性を最適化することができます。

回路1：単電源アプローチ

図1に示す回路は、3Vの単電源で2個の高精度オペアンプを使用しています。その初段は入ってくる±10V信号を減衰します。第2段は初段の相補出力を提供します。レベルシフトは、U3の非反転入力における基準電圧を切り換えて調整できます。




図 1. 回路1：単電源

バイアス部品は以下の公式で関係づけられます。

$$R1 = R3$$

$$R2 = R4$$

$$\frac{R1}{R2} = \frac{V_{IN}}{V_{OUT}}$$

回路1では以下の値が使用されています。

$$V_{OUT} = 3V$$

$$V_{IN} = 20(\pm 10)V$$

$$R1 = R3 = 20.0k \ 1\%$$

$$R2 = R4 = 3.01k \ 1\%$$

$$V_{REF} = \text{ADCのフルスケール入力範囲の中心}$$

この回路はかなり直観的です。ゲイン誤差は、第2段および基準電圧分圧回路の両抵抗網を使用して低減します。2個の反転アンプ段を使用して同相入力電圧を一定に保ちます。この回路構成により、16ビットのデータコンバータをドライブするのに最適化された、OPA301のようなレール・ツー・レール入力でないオペアンプが使用できます。回路1のDCスイープ・プロットを図2に示します。この設計では、オペアンプの電源レール（電源およびグランドのレベル）よりかけ離れた入力電圧を使用できます。しかし設計者は、R1の電力消費とともに部品の整合性に注意を払う必要があります。さらに、基準電圧バッファとしてOPA335が使用されていることに注意願います。最適な回路特性には高速基準電圧バッファが必要不可欠です。




図 2. 回路1のDCスイープ

回路 2 : モジュール・アプローチ

図3に示す回路は絶対値範囲のモジュールです。その初段は両極性入力の減衰回路です。第2段はレベルシフトおよび位相反転回路です。この回路方式は、設計者が調整を区分けできるので便利です。最大入力範囲はR1の値を変えて調整でき、出力範囲はREFV4V096を調整して変更できます。例えば、REFV4V096はV_{CC}に接続できます。その中点はU3の非反転入力力で調整できます。したがって、この部分は、例

えばデータコンバータのCM出力に接続することもできます。(その逆に、U3の出力をデータコンバータのCM入力に接続することもできます。)図3の各機能のパラメータは互に独立しており、ほとんど相互作用なしに調整できます。さらに、設計者がアンチ・エイリアシング・フィルタやその他のアナログ機能を入れたいかもしれません。その場合には、そのブロックをノードN2に手際よく挿入することができます。




図 3. 回路 2 : モジュール

フロントエンドの分圧回路において、R1の式は次のようになります。

$$R1 = \frac{(V_{OUT} \cdot R2)}{(V_{IN} - V_{OUT})} \quad (1)$$

回路2では次の値が使用されています

$$V_{OUT} = 4.096V = OUT_1 - OUT_2$$

$$V_{IN} = 20(\pm 10)V = V_1$$

$$R1 = 2.56k \text{ (2.58kが最も近い定格値)}$$

$$R2 = 10k$$

$$V_{REF} = 4.096V$$

これらの部品の値は、異なる入力範囲や入力インピーダンスに合わせて変更できます。この例では、R₂の値を一定に保って計算を簡単にし、かつトリミングの対象を1素子に限定します。

初段のオペアンプはOPA277です。その低V_{IO}、低ドリフト、および両極性出力振幅のゆえにOPA277を選びました。この段では入力信号が両極性なので、グランドレベル付近の両極性出力振幅が必要になります。また、OPA277はアクティブフィルタ段に非常に適した候補でもあります。弊社の無料のFilterPro (フィルタプロ) 設計ツール (www.ti.com からダウンロードして入手できます) を使用して、アクティブフィルタの設計およびモデリングをすることができます。FilterProは考察の対象であるアンプが両極性モードで動作していることを前提とし、ノードN1がフィルタを配置する適切な場所になります。初段の別のオプションはOPA725です。これは±5V電源の両極性段に適しています。

第2段のオペアンプはOPA2364です。この優れた低電源電圧のオペアンプは、この段に以下のように最適な多くの長所を提供します。まず、OPA2364は広い同相入力電圧範

囲に加えて、低電源電圧および低消費電力です。さらに、OPA2364はクロスオーバー歪みがゼロであり、線形性と単調性のある大信号出力が得られます。

抵抗は整合がとれるので、OPA2364および基準電圧をバイアスするのに抵抗網を使用します。このような比率対称の設計は、この回路の特性を活かしています。なぜなら、整合がとれていない部品によるゲイン誤差は、本来の信号と識別できません。例えば、許容誤差が1%のディスクリット部品によるゲイン誤差は、-40dBの誤信号と等価になります。これは、最小検出信号が-70dBを下回る12ビットあるいはそれ以上の変換には不適當です。しかし、許容誤差0.01% (-80dB) の抵抗網ならば難なく使用できます。ただし極端な場合には、許容誤差0.005% (-106dB) の高品質な金属皮膜抵抗の抵抗網が必要かもしれません。

図3に示す回路2は、4.096Vの基準電圧源であるREF3140を使用しています。このREF3140の4.096Vという電圧範囲は、12ビットADCにおいて1LSB = 1mVにします。したがって、図3の設計はADS7817、ADS8325およびそれらに類似したADCに最適です。さらに、この設計では第2段を低電圧電源に容易に変換できます。なぜなら、OPA2364は1.8V_{DC}の低さまで動作できて、かつ、この設計ではV_{CC}を基準電圧に使用できるからです。低電源電圧への変換は次のように分かりやすいものです。まず、ADC用基準電圧と回路2に示す基準電圧は同一のものにします。また、この基準電圧をバッファにする必要があります。さらに、R1を上述の式(1)を用いて再計算する必要があります。

図4は回路2のDCスイープ・プロットを示します。ノードN3は第2段の同相入力電圧を示します。同相入力電圧がデバイスの入力範囲内に入るのであれば、OPA301のような非RRIアンプがN3で使用できます。




図 4. 回路 2 の DC スイープ

設計者は第 2 段に INA2132 を検討したがるかもしれませんが。このアンプは OPA2364 よりかなり低速ですが、ゲイン誤差を低減する高精度に整合がとれた内部抵抗が付いています。一般に DC 精度は、絶対精度、オフセットおよびドリフトが重要である温度センサや補正トランスデューサのような、オープンループ・アプリケーションに必要です。この DC 精度により、INA2132 は絶対値測定向けに適した選択になります。サーボ・ループや PID コントローラのような閉ループ・アプリケーションでは、高速性および単調性が重要とされます。また、サーボ・ループや PID コントローラのような閉ループ・アプリケーションでは、高速性と単調性が重要です。このような閉ループ・システムでは、DC オフセットおよびゲイン誤差はフィードバックと補正により除去されます。そのため OPA2364 や OPA301 は、サーボおよびフィードバック信号向けに適した選択になります。

回路 3: 完全差動アプローチ

回路 3 は THS4121 を示します (図 5 参照)。THS4121 のような最新の完全差動アンプは、シングルエンドから差動への変換を単純な処理にします。THS4121 は、トランス結合や差動コンバータを使用する高速アプリケーション向けに設計されています。また、THS4121 は低分解能アプリケーションについて DC まで最適な特性を提供します。その出力はレール・ツー・レールでないので、クリッピングを防止するために出力範囲が狭められています。このような制約にもかかわらず、THS4121 の複雑でない回路構成は、その低電圧動作、単電源、およびデバイスの小外形サイズとともに設計者にとって魅力的です。回路 3 の設計は、ADS8324 あるいは ADS7817 コンバータの使用を意図しています。この両コンバータは非常に小さな MSOP-8 パッケージで提供されています。




図 5. 回路 3 : 完全差動

バイアス部品は次の公式で関係づけられます。

$$RG_1 = RG_2$$

$$RF_1 = RF_2$$

$$\frac{RF_1}{RG_1} = 1/2 \cdot \frac{V_{IN}}{V_{OUT}}$$

回路3では次の値が使用されています。

$$V_{OUT} = 2V = (OUT_1) - (OUT_2)$$

$$V_{IN} = 20V(\pm 10V) = V_1$$

$$R1 = R3 = 10.0k$$

$$R2 = R4 = 2.050k \ 1\%$$

また、THS4121は同相入力電圧をその入力範囲内に保つプルアップ抵抗 R_{PU} が必要です。

THS4121の製品データシートには、 R_{PU} について次式があります。

$$R_{PU} = \frac{(V_P - V_{DD})}{\left[\frac{(V_{IN} - V_P)}{R_G} + \frac{(V_{OUT} - V_P)}{R_F} \right]} \tag{2}$$

このアプリケーションでは、THS4121の同相入力電圧範囲の midpoint に、 V_{IN} が0V時の同相入力電圧を設定します。したがって、

$$V_{DD} = V_{CC} = 3.3V$$

$$V_P = 1.925V = \frac{[0.65 + (V_{DD} - 0.35)]}{2}$$

$$V_{IN} = 0V$$

$$V_{OUT} = 1.65V$$

$$R_G = 10.0k$$

$$R_F = 2.05k$$

$$R_{PU} = 4.22k$$

さらに、帰還容量を付加して広帯域ノイズを低減し、アンプの安定性を高めました。一般に、 $\pm 10V$ 信号はスルーレートの制約により高周波ではありません。したがって、狭帯域ノイズのみが好ましくない信号成分として影響します。

図6に回路3のDCスイープを示します。完全差動アンプおよびアクティブフィルタに関するより詳細な資料は、TIアプリケーション・ノートのSLOA054D (www.ti.comからダウンロードして入手できます)を参照願います。

基準電圧およびその範囲

今までの例で示した基準電圧は単純です。これらの例は、ADCの範囲がレール(電源 - グランド間)である比率対象なアプリケーション向けのもです。各例に示した基準電圧は、 $V_{CC}/2$ すなわちADC範囲の midpoint です。この比例関係が各回路例に必要とされる条件です。これらの設計では、すべて3.3Vあるいは5Vが使用でき、その基準電圧はそれぞれ1.65Vあるいは2.5Vになります。しかし、基準電圧 V_{REF} がADCのフルスケール範囲の midpoint であるかぎり、各設計例は絶対値の基準電圧でも($V_{REF}=V_{CC}/2$ の比例関係でなくても)同様に動作します。

基準電圧に要する別の条件は、基準電圧信号をドライブする優れたバッファであることです。各設計例では基準電圧に広範囲な負荷があり、バッファであることが必要不可欠です。高精度および高分解能の設計における基準電圧バッファに関する詳しい資料は、アプリケーション・ノートSBVA002『基準電圧フィルタ (Voltage Reference Filters.)』を参照願います。




図 6. 回路3のDCスイープ

参考文献

Karki, J. 『完全差動アンプ』アプリケーション・ノート (SLOA054x)

Stitt, R.M. 『基準電圧フィルタ』アプリケーション・ノート (SBVA002)

FilterPro™ MFBおよびサレン・キー設計プログラム
実行可能プログラム (SLV003.zip)

THS4121 製品データシート (SLOS319x)

参考文献のコピーを入手されたい方は、テキサス・インスツルメンツのウェブサイト www.ti.com をご訪問ください。なお、上記のxは各文献の現行版の記号(アルファベット)を意味します。

ご注意

日本テキサス・インスツルメンツ株式会社(以下TIJといひます)及びTexas Instruments Incorporated(TIJの親会社、以下TIJおよびTexas Instruments Incorporatedを総称してTIといひます)は、その製品及びサービスを任意に修正し、改善、改良、その他の変更をし、もしくは製品の製造中止またはサービスの提供を中止する権利を留保します。従ひまして、お客様は、発注される前に、関連する最新の情報を取得して頂き、その情報が現在有効かつ完全なものであるかどうか確認下さい。全ての製品は、お客様とTIとの間に取引契約が締結されている場合は、当該契約条件に基づき、また当該取引契約が締結されていない場合は、ご注文の受諾の際に提示されるTIの標準契約約款に従って販売されます。

TIは、そのハードウェア製品が、TIの標準保証条件に従ひ販売時の仕様に対応した性能を有していること、またはお客様とTIとの間で合意された保証条件に従ひ合意された仕様に対応した性能を有していることを保証します。検査およびその他の品質管理技法は、TIが当該保証を支援するのに必要とみなす範囲で行なわれております。各デバイスの全てのパラメーターに関する固有の検査は、政府がそれ等の実行を義務づけている場合を除き、必ずしも行なわれておりません。

TIは、製品のアプリケーションに関する支援もしくはお客様の製品の設計について責任を負うことはありません。TI製部品を使用しているお客様の製品及びそのアプリケーションについての責任はお客様にあります。TI製部品を使用したお客様の製品及びアプリケーションについて想定される危険を最小のものとするため、適切な設計上および操作上の安全対策は、必ずお客様にてお取り下さい。

TIは、TIの製品もしくはサービスが使用されている組み合わせ、機械装置、もしくは方法に関連しているTIの特許権、著作権、回路配置利用権、その他のTIの知的財産権に基づいて何らかのライセンスを許諾するということは明示的にも黙示的にも保証も表明もしておりません。TIが第三者の製品もしくはサービスについて情報を提供することは、TIが当該製品もしくはサービスを使用することについてライセンスを与えるとか、保証もしくは是認することであることを意味しません。そのような情報を使用するには第三者の特許その他の知的財産権に基づき当該第三者からライセンスを得なければならない場合もあり、またTIの特許その他の知的財産権に基づきTIからライセンスを得て頂かなければならない場合もあります。

TIのデータ・ブックもしくはデータ・シートの中にある情報を複製することは、その情報に一切の変更を加えること無く、且つその情報と結び付けられた全ての保証、条件、制限及び通知と共に複製がなされる限りにおいて許されるものとします。当該情報に変更を加えて複製することは不正で誤認を生じさせる行為です。TIは、そのような変更された情報や複製については何の義務も責任も負いません。

TIの製品もしくはサービスについてTIにより示された数値、特性、条件その他のパラメーターと異なる、あるいは、それを超えてなされた説明で当該TI製品もしくはサービスを再販売することは、当該TI製品もしくはサービスに対する全ての明示的保証、及び何らかの黙示的保証を無効にし、且つ不正で誤認を生じさせる行為です。TIは、そのような説明については何の義務も責任もありません。

なお、日本テキサス・インスツルメンツ株式会社半導体集積回路製品販売用標準契約約款もご覧下さい。

<http://www.tij.co.jp/jsc/docs/stdterms.htm>

Copyright © 2005, Texas Instruments Incorporated

日本語版 日本テキサス・インスツルメンツ株式会社

弊社半導体製品の取り扱い・保管について

半導体製品は、取り扱い、保管・輸送環境、基板実装条件によっては、お客様での実装前後に破壊/劣化、または故障を起こすことがあります。

弊社半導体製品のお取り扱い、ご使用にあたっては下記の点を遵守して下さい。

1. 静電気

- 素手で半導体製品単体を触らないこと。どうしても触る必要がある場合は、リストストラップ等で人体からアースをとり、導電性手袋等をして取り扱うこと。
- 弊社出荷梱包単位(外装から取り出された内装及び個装)又は製品単品で取り扱いを行う場合は、接地された導電性のテーブル上で(導電性マットにアースをとったもの等)、アースをした作業者が行うこと。また、コンテナ等も、導電性のものを使うこと。
- マウンタやはんだ付け設備等、半導体の実装に関わる全ての装置類は、静電気の帯電を防止する措置を施すこと。
- 前記のリストストラップ・導電性手袋・テーブル表面及び実装装置類の接地等の静電気帯電防止措置は、常に管理されその機能が確認されていること。

2. 温・湿度環境

- 温度：0～40℃、相対湿度：40～85%で保管・輸送及び取り扱いを行うこと。(但し、結露しないこと。)

- 直射日光があたる状態で保管・輸送しないこと。
3. 防湿梱包
 - 防湿梱包品は、開封後は個別推奨保管環境及び期間に従ひ基板実装すること。
 4. 機械的衝撃
 - 梱包品(外装、内装、個装)及び製品単品を落下させたり、衝撃を与えないこと。
 5. 熱衝撃
 - はんだ付け時は、最低限260℃以上の高温状態に、10秒以上さらさないこと。(個別推奨条件がある時はそれに従うこと。)
 6. 汚染
 - はんだ付け性を損なう、又はアルミ配線腐食の原因となるような汚染物質(硫黄、塩素等ハロゲン)のある環境で保管・輸送しないこと。
 - はんだ付け後は十分にフラックスの洗浄を行うこと。(不純物含有率が一定以下に保証された無洗浄タイプのフラックスは除く。)

以上