### ADC08D1000



Literature Number: JAJA423

# SIGNAL PATH designer

Tips, tricks, and techniques from the analog signal-path experts

#### No.103

特集記事......1-7

医療用画像機器向けの 高性能ソリューション......2

試験・計測機器向けの シグナルパス・ソリューション.. 4-5

設計支援ツール......8



## 高速信号とクロック、および データ・キャプチャを理解する

- Ian King, Applications Engineer

近年、A/D コンバータのデータ変換サンプリング・レートが毎秒あたりギガ・サンプ ル(GSPS)のオーダーへと上がるにつれて、システムにはそのような高変換レートを扱 える能力が、また、回路を支えるアナログ部品には高周波信号の生成と増幅に対応でき ることが、それぞれ求められるようになりました。設計者は、アナログ・シグナルパス のほか、高ビットレートでのサンプリング・クロック回路とデジタル・データ・キャプ チャ回路についても、その詳細を理解しなければなりません。本号では、これら2つの 重要な回路分野に関する推奨ソリューションを提示します。以下の情報は、特に高性能 A/D コンバータを必要とするシステムが該当します。

#### クロック・ソース

次号予告

高精度センサ・インタフェース

高速データ変換システムでのきわめて重要なサブサーキットの1つがクロック・ソース です。その理由は、クロック信号のタイミング精度が A/D コンバータのダイナミック 性能に直接影響を与えるからです。影響を最小限に抑えるには、A/D コンバータのク ロック・ソースのタイミング・ジッタ、すなわち位相ノイズを、きわめて低いレベルに 維持しなければなりません。クロック回路を選択する際にこの点を忘れると、アナログ 入力回路や A/D コンバータなど前段回路の品質に関係なく、システム全体のダイナ ミック性能を悪化させてしまう可能性があります。完璧なクロックとは常に正確な時間 間隔のエッジ遷移を持ったクロックのことです。実際のクロック・エッジは、その間隔



Figure 1. クロック信号スペクトル分析の例



## 医療用画像機器向けの高性能ソリューション

#### PET-CT スキャナ簡略ブロック図



#### 医療用画像機器向け高速 A/D コンバータ

医療用画像機器向け高速 A/D コンバータ						ダイナミック性能				
	製品名	分解能	速度 (MSPS)	電源 電圧 (V)	消費電力 (mW)	SFDR (dB)	THD (dB)	ENOB (bit)	SNR (dB)	パッケージ
	ADC10065	10ビット	65	3	68.4	80	-72	9.5	59	TSSOP-28
	ADC10080	10ビット	80	3	78.6	79	-75	9.5	59	TSSOP-28
	ADC10DL065	10ビット・デュアル	65	3.3	360	80	-78	9.8	61	TQFP-64
NEV	ADC12DL040	12ビット・デュアル	40	3	210	86	-83	11.1	69	TQFP-64
NEV	ADC12DL065	12ビット・デュアル	65	3.3	360	86	-84	11.1	69	TQFP-64
NEV	ADC12QS065	12ビット・クワッド	65	3	800	85	-83	11.0	69	TQFP-64, LLP-60
	ADC14L020	14ビット	20	3.3	150	92	90	12.0	74	LQFP-32
	ADC14L040	14ビット	40	3.3	236	90	87	11.9	73	LQFP-32

#### 医療用画像機器向け高速オペアンプおよびコンパレータ

	製品名	タイプ	SSBW (MHz, Av = 1)	スルーレート (V/μs, Av=1)	I <sub>cc</sub> (mA/ch)	第 2/3 次高調波歪み (dBc, V <sub>OUT</sub> = 2 V <sub>PP</sub> )	電圧 ノイズ (nV/√Hz)	パッケージ
NEW	<b>LMH6550</b>	ディスエーブル機能付き完全差動 ADC ドライバ	400	3000	20.0	-92 / -103 @ 5 MHz, R <sub>L</sub> =800	6.0	SOIC-8,MSOP-8
NEV	<b>LMH6551</b>	完全差動 ADC ドライバ	370	2400	12.5	-94 / -96 @ 5 MHz, R <sub>L</sub> =800	6.0	SOIC-8, MSOP-8
NEW	<b>LMH6703</b>	1.2GHz 低歪み、シャットダウン機能付きオペアンプ	1.2 GHz <sup>2</sup>	4200 <sup>2</sup>	11.0	-69 / -90 @ 20 MHz, R <sub>L</sub> =100	2.3	SOIC-8, SOT23-6
	LMH6502	dB リニア可変ゲイン・アンプ	130 <sup>1</sup>	1800 <sup>1</sup>	27.0	-55 / -57 @ 20 MHz, R <sub>L</sub> =100	7.7	SOIC-14, TSSOP-14
	LMH6503	リニア可変ゲイン・アンプ	135 <sup>1</sup>	1800 <sup>1</sup>	37.0	-60 / -61 @ 20 MHz, R <sub>L</sub> =100	6.6	SOIC-14, TSSOP-14
	LMH6504	dB リニア可変ゲイン・アンプ	150 <sup>1</sup>	1500 <sup>1</sup>	11.0	-47 / -55 @ 20 MHz, R <sub>L</sub> =100	4.4	SOIC-8, MSOP-8
	LMH6722	クワッド、広帯域、低消費電力オペアンプ	400	1800	5.6	-72 / -85 @ 5 MHz, R <sub>L</sub> =100	3.4	SOIC-14
	LMH6725	クワッド、超低消費電力オペアンプ	370	600 <sup>2</sup>	1.0	-65 / -63 @ 5MHz, R <sub>L</sub> =100	4.3	SOIC-14, TSSOP-14
	製品名	タイプ	応答時間 (ns)	立ち上がり/ 下がり時間	I <sub>cc</sub> (mA/ch)	CMVR	出力	パッケージ
	LMV7219	7ns、2.7V ~ 5V 出力 フルスイング・コンパレータ	7	1.3 ns	1.1	-0.2V $\sim$ 3.8V	プッシュプル	SC70-5, SOT23-5

 $^{1}A_{v} = +10$   $^{2}A_{v} = +2$ 

## **SIGNAL PATH** *designer*

## 高速信号とクロック、およびデータ・キャプチャを理解する

が連続的に変化して回路に到着します。このようなタイミン グ不確実性の結果として、データ変換プロセスの過程で、サ ンプリングした信号の SN 比が劣化していきます。

ジッタに起因するノイズが量子化ノイズ(1/2 LSB)を超えることなく、すべてのジッタ源から出力される許容可能な最大クロック・ジッタの値は、次の式で定義されます。

 $T_{i(rms)} = (V_{IN(p-p)} / V_{INFSR}) \times (1/(2^{(N+1)} \times \pi \times f_{in}))$ 

入力電圧( $V_{IN}$ )が A/D コンバータのフルスケール範囲( $V_{INFSR}$ ) に等しくなるように最適化されている場合、ジッタ要件は A/D コンバータの分解能(N ビット)とサンプリングされる入 力周波数( $f_{in}$ )の係数になります。

8 ビットにおいてナイキスト周波数(変換レート 1GSPS では 500MHz)までの入力周波数では、総ジッタ要件は次のように なるでしょう。

 $T_{i(rms)} = 1 \times (1/(2^{(8+1)} \times \pi \times 500 \times 10^6))$ 

 $T_{i(rms)} = 1.2 \text{ ps}$ 

この値はすべての信号ソースから出力される総ジッタを表し ます。A/D コンバータ・デバイス自身の内部に存在するジッ タ源で生じるジッタはアパーチャ・ジッタと呼ばれます。ア パーチャ・ジッタはデバイスの入力サンプル・アンド・ホー ルド回路に関連するタイミング不確実性で、クロック・ソー スの許容最大クロック・ジッタを求めるときに考慮しなけれ ばなりません。

クロック回路ジッタ=

SQRT(T<sub>i(rms)</sub><sup>2</sup> - (A/D コンバータ・アパーチャ・ジッタ)<sup>2</sup>)

ADC08D1000 を使用した場合のアパーチャ・ジッタはデータ シートに 0.4 ps と記載されています。この値から、A/D コン バータ・クロックのジッタ要件は、およそ 1.1 ps にまで厳し くなります。

しかし、データ変換システムの場合に、発振器の性能データ を単純に要求仕様に整合させるだけでは、見込みどおりの十 分な性能を得られない可能性があります。その理由は、基本 周波数に並存する周波数成分も大きな役割を担っているため です。そのため、クロック信号をスペクトラム・アナライザ で精査し、基本周波数のエネルギーが広い裾野を持っていな いことを確認しなければなりません。また、高周波に広がる スプリアスは測定器で目視できる場合があり、これもジッタ 性能に直接影響を与えます。Figure 1 に、低品質なクロック信 号の周波数スペクトルと、良好でクリーンな低ジッタ・ク ロック・ソースで見込まれる周波数スペクトルを示します。

Figure 2 は ADC08D1000 の推奨クロック回路です。この回路 は、位相ロック・ループ(PLL)デバイス(LMX2312)に、Vari-L 社の電圧制御発振器(VCO)を接続して構成されています。 PLL と VCO は、ADC08D1000 のナイキスト入力周波数まで、 ADC08D1000 が要求する SN 比(46dB)を維持します。Figure 2 の回路を用いて生成したクロックを ADC08D1000 に与え、



## 試験・計測機器向けのシグナルパス・ソリューション

オシロスコープ



#### 8 ビット 1 ~ 3GSPS ADC ファミリの性能 (代表値)

- ENOB 7.3~7.5 (ナイキスト周波数時)
- フルパワー帯域幅 1.75GHz
- ビット・エラー・レート 10<sup>-18</sup>
- DNL  $\pm$  0.25LSB
- クロストーク 71dB
- 動作時消費電力 1.4W ~ 1.9W (ヒートシンク不要)

#### 特長

- インタリーブド・デュアル・エッジ・サンプリング (DES) モードで 最大 3GSPS 動作が可能
- シングルまたはデュアル・データレート出力クロック選択可能
- 複数の ADC との同期が可能

クロック・ジェネレータ

- ゲイン、オフセットなど、拡張制御のためのシリアル・インタフェース
- データ・キャプチャを容易にするデマルチプレクス LVDS 出力



SCHUTH .	1A6BD
ADC081000	8 ビット、1GSPS
ADC081500	8 ビット、1.5GSPS
ADC08D500	8 ビット、デュアル、500MSPS (1GSPS DES モード時)
ADC08D1000	8 ビット、デュアル、1GSPS (2GSPS DES モード時)
ADC08D1500	8 ビット、デュアル、1.5GSPS (3GSPS DES モード時)



4

#### 受信パス



#### アプリケーション:

- スペクトラム・アナライザ
- レーダ・システム
- マイクロ波中継装置
- 無線インフラ

#### ローカル・オシレータ PLLatinum®

製品名	タイプ	周波数	公称位相 ノイズ	位相ノイズ @ オフセット周波数	パッケージ
LMX2434	高周波数 インテジャー N デュアル PLL	$1.0\sim5.0~{ m GHz}$	-219 dBc/Hz	_	UTCSP-20, TSSOP-20
LMX2430	インテジャー N デュアル PLL	$0.2\sim3.0~\mathrm{GHz}$	-219 dBc/Hz	—	UTCSP-20, TSSOP-20
LMX2470	デルタ-シグマ フラクショナル N PLL	$0.5\sim 2.6~{ m GHz}$	-210 dBc/Hz	_	UTCSP-24
LMX2364	フラクショナル N PLL	$0.5\sim 2.6~{ m GHz}$	-210 dBc/Hz	—	UTCSP-24, TSSOP-24
LMX2347	インテジャー N シングル PLL	$0.2\sim2.5~\mathrm{GHz}$	-217 dBc/Hz	_	CSP-16, TSSOP-16
LMX2512	VCO 内蔵 周波数シンセサイザ・システム	$\sim$ 1.0 GHz	—	-139 dBc/Hz @ 900 kHz	LLP-28

#### 試験・計測機器向け A/D コンバータ

					ライノニックは肥					
	製品名	分解能	速度 (MSPS)	電源 電圧 (V)	消費電力 (mW)	SFDR (dB)	THD (dB)	ENOB (bit)	SNR (dB)	パッケージ
	ADC08D1000	8ビット・デュアル	1000	1.9	1600	55	-55	7.4	47	LQFP-128 Exp. Pad
NEV	ADC08D1500	8ビット・デュアル	1500	1.9	1840	53	-53	7.3	46	LQFP-128 Exp. Pad
NEV	ADC10DL065	10ビット・デュアル	65	3.3	360	80	-78	9.8	61	TQFP-64
	ADC12L080	12ビット	80	3.3	425	80	-77	10.7	66	LQFP-32
NEV	ADC12DL040	12ビット・デュアル	40	3	210	86	-83	11.1	69	TQFP-64
NEV	ADC12DL065	12ビット・デュアル	65	3.3	360	86	-84	11.1	69	TQFP-64
NEV	ADC12QS065	12ビット・クワッド	65	3	800	85	-83	11.0	69	TQFP-64, LLP-60
NEV	> ADC14L040	14ビット	40	3.3	236	90	87	11.9	73	LQFP-32

#### 試験・計測機器向けアンプおよびコンパレータ

	製品名	タイプ	SSBW (MHz, Av = 1)	スルーレート (V/µs, Av=1)	I <sub>cc</sub> (mA/ch)	第 2/3 次高調波歪み (dBc, V <sub>OUT</sub> = 2 V <sub>PP</sub> )	電圧 ノイズ (nV/√Hz)	パッケージ
NEV	LMH6550	ディスエーブル機能付き完全差動 ADC ドライバ	400	3000	20.0	-92 / -103 @ 5 MHz, R <sub>L</sub> =800	6.0	SOIC-8, MSOP-8
NEV	<b>LMH6551</b>	完全差動 ADC ドライバ	370	2400	12.5	-94 / -96 @ 5 MHz, R <sub>L</sub> =800	6.0	SOIC-8, MSOP-8
	LMH6702	超低歪み CFB オペアンプ	1.7 GHz <sup>1</sup>	3100 <sup>1</sup>	12.5	-100 / -96 @ 5 MHz, R <sub>L</sub> =100	1.8	SOIC-8, SOT23-5
NEV	<b>LMH6703</b>	1.2GHz 低歪み、シャットダウン機能付きオペアンプ	1.2 GHz <sup>1</sup>	4200 <sup>1</sup>	11.0	-87/-100 @ 5 MHz, R <sub>L</sub> =100	2.3	SOIC-8, SOT23-6
-	LMH6609	900MHz、ユニティ・ゲインで安定動作、VFB オペアンプ	900	1400	7.0	-87 /-82 @ 5 MHz, R <sub>L</sub> =100	3.1	SOIC-8, SOT23-5
	LMH6574	4:1 Mux、- 70dB クロストーク	500 <sup>1</sup>	2200	13.0	-65 / -86 @ 5 MHz, R <sub>L</sub> =100	5.0	SOIC-14
	製品名	タイプ	応答時間 (ns)	立ち上がり/ 下がり時間	I <sub>cc</sub> (mA/ch)	CMVR	出力	パッケージ
	LMV7219	7ns、2.7V ~ 5V 出力 フルスイング・コンパレータ	7	1.3 ns	1.1	$-0.2V \sim 3.8V$	プッシュプル	SC70-5, SOT23-5

 $^{1}A_{v} = +2$ 

## **SIGNAL PATH** *designer*

## 高速信号とクロック、およびデータ・キャプチャを理解する



Figure 3. 489 MHz 正弦波を 1 GSPS でサンプリングした FFT グラフ

489 MHz の入力周波数を 1 GSPS でサンプリングしたときの ダイナミック性能を、Figure 3 の FFT グラフに示します。

#### データ・キャプチャ

信号を高い変換レートで(1GSPS 以上)でサンプリングするの は、変換で生成されるデジタル出力データをきわめて高速に 格納しなければならないことを意味します。毎秒あたり数億 回もの変換を取り扱う場合、システム内のデジタル部品間の シグナル・インテグリティ(信号品質)の維持と、クロック・ サイクルごとのデータ転送レートの2点が重要になります。

高速 A/D コンバータのデジタル出力のシグナル・インテグリ ティを最大限に高めるには、小振幅差動信号方式、すなわち LVDS を使用します(Figure 4 参照)。

LVDS 信号方式の最大の利点は、高データレートをきわめて 低い消費電力で実現できることです。これは、ボードあるい はケーブル上の各信号を、2本の信号線を使って伝送すれば 実現されます。2本の信号線の電圧は互いに反対方向に振幅 し、また、CMOSやTTLのようなシングルエンド信号に比 べて小振幅(代表値で350 mV)です。振幅を小さく抑えられる 理由は、差動回路にもともとノイズ耐性が備わっているから です。言い換えると、信号の立ち上り時間を短くして、信号 周波数を高くします。

差動波形を運ぶボード上の信号線路は100 | の特性インピー ダンス(LVDS スタンダードにより規定)を備えるように設計 しなければなりません。これらの線路は100 | の抵抗を使っ てレシーバ端で差動終端を行い線路インピーダンスに整合さ せます。100 | 終端抵抗の両端には、トランスミッタ回路が 内蔵する 3.5mA の電流源によって、レシーバ回路が検出でき る振幅 350 mV の信号電圧が発生します。

6



もう1つの課題は高速なデータ転送の実現です。後段での処 理を目的としてメモリ・アレイにデータを格納することも考 慮しなければなりません。A/D コンバータ ADC08D1000 は 2 チャネルのそれぞれにデマルチプレクスされたデータを出 力します。サンプリング・レートに等しいデータレートで動 作する単一8ビット・バスを持つ代わりに、ADC08D1000 は、2系統の8ビット・データ・バス上を備え、2つの連続 したサンプリング・データを同時に出力します。この方法は データレートを半分に低減しますが、データの出力ビット数 は倍加します。サンプリング・レートが 1GSPS の場合、A/D コンバータから出力される変換データレートは 500MHz で す。速度を落としたこのデータレートでも、一般のディスク リート・メモリあるいは FPGA 内蔵メモリは、このような高 速データを信頼性高くキャプチャすることは困難です。その ような場合、クロックの立ち上りエッジと立ち下りエッジの 両方でデータが出力されるダブル・データレート(DDR)方式 を採用するとメリットが得られます。DDR 方式ではデータ レートを同一に維持しながらクロック周波数をさらに半分の 250MHzにまで下げられるため、信号の取り扱いが容易にな ります。この周波数であれば CMOS メモリ回路の対象範囲 です。データをメモリに格納する前に、FPGA デバイスへの 入力点でデータの中間ペアをラッチしなければなりません。 ペアを構成するラッチの半分はデータ・クロックの正位相で データをラッチし、残りの半分は位相を 180° ずらしたデー タ・クロック、すなわち反転させたデータ・クロックを使っ てラッチします(Figure 5 参照)。

このクロック要件を単純化するために、デジタル・クロック 制御回路を PLL(位相ロック・ループ)または DLL(遅延ロッ ク・ループ)の回路形態で FPGA に搭載します。このような FPGA は位相を入力クロックにロックさせたクロック信号を 内部で生成するとともに、同時に位相遅延が 90°、180°、 270°の信号も得られます。このようなクロック制御機能を 使って精度高い 180° 位相シフト・クロックを得ることで、 DDR クロック方式を効率よく動作させることが可能です。 言い換えると、立ち下りエッジに同期した入力データを、信 頼性高くデータ・ラッチでキャプチャできるようになります。 入力データをラッチしたあとは FIFO メモリまたはブロック RAM に転送します。システムのマイクロコントローラは、 後処理を目的として、はるかに遅い速度で FIFO メモリまた はブロック RAM からデータを読み出します。



Figure 5. FPGA データ・キャプチャ・アーキテクチャ

#### まとめ

超高速でのデータ変換はシステム設計者に多くの課題を突き つけます。ミクスト信号環境では、A/D コンバータが最適な ダイナミック性能を発揮できるように、すべてのサブサー キットを注意深く検討しなければなりません。低ジッタ要件 を満たすクロック系は市販の部品を使って低コストで実現可 能です。また現在では、LVDS 規格の完全なサポートやクロッ ク制御回路など、システムを支えるさまざまな機能を搭載し た FPGA も入手可能です。■

### 設計支援ツール



#### シグナルパス回路設計ツール

ナショナルでは、WEBENCH<sup>®</sup> プラットフォーム上で、新たに開発した Signal Path Designer の提供を開始しました。オンライン上で利用できるこのユニーク なアナログ回路設計ツールを使用すれば、お客様のニーズを正確に満たす、 アンチ・エイリアシング・フィルタの合成、アンプの選択、A/D コンバータと の最適な組み合わせ選定が可能になります。

フィルタを選択してから適合する ADC を選択します。あるいは先に ADC を 選択した場合は、ツールがその ADC に適合する最適なフィルタを提示します。 簡単な操作で回路設計を加速する Signal Path Designer は、組み合わせ動作時に 最適な性能を発揮する部品の選択を支援し、コストと性能の両面でお客様の システム要件を満たします。

今すぐ webench.national.com/jpn ヘアクセスしてお試しください。

#### WaveVision 4.0 評価ボード

A/D コンバータのテストと評価には、使いやすいナショナルの WaveVision 4.0 評価ボードを。各評価ボードは USB インタフェースを備え、ソフトウェアが同梱されています。

#### 特長と利点

- ADC 評価ボードとプラグ・アンド・プレイ
- パソコンと接続する USB インタフェース
- パソコン上で動作するデータ・キャプチャ機能
- データ・キャプチャと評価が容易
- 高調波と SFDR 周波数を表示
- 波形確認が容易

**POWER** designe

- FFT グラフの生成と表示
- FFT と合わせてダイナミック性能パラメータを表示
- ヒストグラムの生成と表示

ナショナルの シグナルパス製品サイト: www.national.com/JPN/signalpath/

お問い合わせ: JPN.feedback@nsc.com

#### どの号もお見逃しなく!

Signal Path Designer のバックナンバーは ナショナルのサイトでご覧いただけます。 signalpath.national.com/jpndesigner

Power Designer もぜひお読みください。 オンラインで提供しています。 **power.national.com/jpndesigner** 



**ナショナル セミコンダクター ジャパン株式会社** 〒135-0042 東京都江東区木場 2-17-16 TEL 03-5639-7300(大代表)www.national.com/jpn/



© National Semiconductor Corporation, 2006. National Semiconductor, 🖉, LLP, LMH, and WEBENCH are registered trademarks of National Semiconductor.

## ご注意

日本テキサス・インスツルメンツ株式会社(以下TIJといいます)及びTexas Instruments Incorporated(TIJの親会社、以下TIJないしTexas Instruments Incorporatedを総称してTIといいます)は、その製品及びサービスを任意に修正し、 改善、改良、その他の変更をし、もしくは製品の製造中止またはサービスの提供を 中止する権利を留保します。従いまして、お客様は、発注される前に、関連する最 新の情報を取得して頂き、その情報が現在有効かつ完全なものであるかどうかご 確認下さい。全ての製品は、お客様とTIJとの間に取引契約が締結されている場 合は、当該契約条件に基づき、また当該取引契約が締結されていない場合は、ご 注文の受諾の際に提示されるTIJの標準販売契約約款に従って販売されます。

TIは、そのハードウェア製品が、TIの標準保証条件に従い販売時の仕様に対応 した性能を有していること、またはお客様とTIJとの間で合意された保証条件に従 い合意された仕様に対応した性能を有していることを保証します。検査およびそ の他の品質管理技法は、TIが当該保証を支援するのに必要とみなす範囲で行 なわれております。各デバイスの全てのパラメーターに関する固有の検査は、政府 がそれ等の実行を義務づけている場合を除き、必ずしも行なわれておりません。

TIは、製品のアプリケーションに関する支援もしくはお客様の製品の設計につい て責任を負うことはありません。TI製部品を使用しているお客様の製品及びその アプリケーションについての責任はお客様にあります。TI製部品を使用したお客様 の製品及びアプリケーションについて想定されうる危険を最小のものとするため、 適切な設計上および操作上の安全対策は、必ずお客様にてお取り下さい。

TIは、TIの製品もしくはサービスが使用されている組み合せ、機械装置、もしくは 方法に関連しているTIの特許権、著作権、回路配置利用権、その他のTIの知的 財産権に基づいて何らかのライセンスを許諾するということは明示的にも黙示的に も保証も表明もしておりません。TIが第三者の製品もしくはサービスについて情報 を提供することは、TIが当該製品もしくはサービスを使用することについてライセン スを与えるとか、保証もしくは是認するということを意味しません。そのような情報を 使用するには第三者の特許その他の知的財産権に基づき当該第三者からライセ ンスを得なければならない場合もあり、またTIの特許その他の知的財産権に基づ きTIからライセンスを得て頂かなければならない場合もあります。

TIのデータ・ブックもしくはデータ・シートの中にある情報を複製することは、その情報 に一切の変更を加えること無く、かつその情報と結び付られた全ての保証、条件、 制限及び通知と共に複製がなされる限りにおいて許されるものとします。当該情 報に変更を加えて複製することは不公正で誤認を生じさせる行為です。TIは、そ のような変更された情報や複製については何の義務も責任も負いません。 TIの製品もしくはサービスについてTIにより示された数値、特性、条件その他のパ ラメーターと異なる、あるいは、それを超えてなされた説明で当該TI製品もしくは サービスを再販売することは、当該TI製品もしくはサービスに対する全ての明示的 保証、及び何らかの黙示的保証を無効にし、かつ不公正で誤認を生じさせる行為 です。TIは、そのような説明については何の義務も責任もありません。

TIは、TIの製品が、安全でないことが致命的となる用途ないしアプリケーション(例 えば、生命維持装置のように、TI製品に不良があった場合に、その不良により相当 な確率で死傷等の重篤な事故が発生するようなもの)に使用されることを認めて おりません。但し、お客様とTIの双方の権限有る役員が書面でそのような使用に ついて明確に合意した場合は除きます。たとえTIがアプリケーションに関連した情 報やサポートを提供したとしても、お客様は、そのようなアプリケーションの安全面及 び規制面から見た諸問題を解決するために必要とされる専門的知識及び技術を 持ち、かつ、お客様の製品について、またTI製品をそのような安全でないことが致 命的となる用途に使用することについて、お客様が全ての法的責任、規制を遵守 する責任、及び安全に関する要求事項を満足させる責任を負っていることを認め、 かつそのことに同意します。さらに、もし万一、TIの製品がそのような安全でないこ とが致命的となる用途に使用されたことによって損害が発生し、TIないしその代表 者がその損害を賠償した場合は、お客様がTIないしその代表者にその全額の補 償をするものとします。

TI製品は、軍事的用途もしくは宇宙航空アプリケーションないし軍事的環境、航空 宇宙環境にて使用されるようには設計もされていませんし、使用されることを意図 されておりません。但し、当該TI製品が、軍需対応グレード品、若しくは「強化プラス ティック」製品としてTIが特別に指定した製品である場合は除きます。TIが軍需対 応グレード品として指定した製品のみが軍需品の仕様書に合致いたします。お客 様は、TIが軍需対応グレード品として指定していない製品を、軍事的用途もしくは 軍事的環境下で使用することは、もっぱらお客様の危険負担においてなされると いうこと、及び、お客様がもっぱら責任をもって、そのような使用に関して必要とされ る全ての法的要求事項及び規制上の要求事項を満足させなければならないこと を認め、かつ同意します。

TI製品は、自動車用アプリケーションないし自動車の環境において使用されるよう には設計されていませんし、また使用されることを意図されておりません。但し、TI がISO/TS 16949の要求事項を満たしていると特別に指定したTI製品は除きます。 お客様は、お客様が当該TI指定品以外のTI製品を自動車用アプリケーションに使 用しても、TIは当該要求事項を満たしていなかったことについて、いかなる責任も 負わないことを認め、かつ同意します。

Copyright © 2011, Texas Instruments Incorporated 日本語版 日本テキサス・インスツルメンツ株式会社

#### 弊社半導体製品の取り扱い・保管について

半導体製品は、取り扱い、保管・輸送環境、基板実装条件によっては、お客 様での実装前後に破壊/劣化、または故障を起こすことがあります。

弊社半導体製品のお取り扱い、ご使用にあたっては下記の点を遵守して下さい。 1. 静電気

- 素手で半導体製品単体を触らないこと。どうしても触る必要がある 場合は、リストストラップ等で人体からアースをとり、導電性手袋 等をして取り扱うこと。
- 弊社出荷梱包単位(外装から取り出された内装及び個装)又は製品
   単品で取り扱いを行う場合は、接地された導電性のテーブル上で(導 電性マットにアースをとったもの等)、アースをした作業者が行う こと。また、コンテナ等も、導電性のものを使うこと。
- マウンタやはんだ付け設備等、半導体の実装に関わる全ての装置類は、静電気の帯電を防止する措置を施すこと。
- 前記のリストストラップ・導電性手袋・テーブル表面及び実装装置 類の接地等の静電気帯電防止措置は、常に管理されその機能が確認 されていること。

● 温度:0~40℃、相対湿度:40~85%で保管・輸送及び取り扱いを行うこと。(但し、結露しないこと。)

● 直射日光があたる状態で保管・輸送しないこと。

3. 防湿梱包

 防湿梱包品は、開封後は個別推奨保管環境及び期間に従い基板実装 すること。

- 梱包品(外装、内装、個装)及び製品単品を落下させたり、衝撃を 与えないこと。
- 5. 熱衝撃
  - はんだ付け時は、最低限260℃以上の高温状態に、10秒以上さら さないこと。(個別推奨条件がある時はそれに従うこと。)
- 6. 汚染
  - はんだ付け性を損なう、又はアルミ配線腐食の原因となるような汚染物質(硫黄、塩素等ハロゲン)のある環境で保管・輸送しないこと。
  - はんだ付け後は十分にフラックスの洗浄を行うこと。(不純物含有 率が一定以下に保証された無洗浄タイブのフラックスは除く。)

<sup>2.</sup> 温·湿度環境

<sup>4.</sup> 機械的衝撃