

高性能オーディオの補助回路

Paul Frost


設計目標

LDO 入力電圧	LDO 出力電圧	電圧スーパーバイザによるミュート・スレッシュホールド ⁽¹⁾
12V	3.3V	7V

⁽¹⁾ $V_{BATTERY}$ の電圧がこのスレッシュホールドを下回ると、MUTE がアサートされます。


設計の説明

電源コンディショニングは、オーディオ・アプリケーションの重要な要素です。車載ヘッド・ユニットや車載アフターマーケット・プレミアム・オーディオのシステムに一般的に使用される回路では、電源が安定するまでオーディオ用デジタル/アナログ・コンバータ (DAC) とアンプが無音状態になるように、ハードウェア・レベルのミュート機能が実装されています。また、オーディオ DAC に混入するノイズを減らすため、電源には多少のコンディショニングが必要です。この回路では、低ノイズ、低ドロップアウト (LDO) 電圧レギュレータを使用して、オーディオ DAC 用の +3.3V 電源を生成する方法を紹介します。LDO には、電源電圧を維持できる入力電圧範囲が広いという利点もあります。電圧スーパーバイザを使用して、LDO の供給電圧が低下し始めたときに DAC に通知することにより、電源が消失する前にオーディオ DAC は出力をソフトミュートできます。これにより、シャットダウンやスタートアップ時の不要なクリック音やポップ音を減らすことができます。



デザイン・ノート

- この回路では、ソフトミュート・ピン (XSMT) が LOW に保持されたとき DAC により出力がミュートされますが、すべての DAC にアクティブ LOW のミュート入力が存在するとは限りません。一部のデバイスでは、その他のデバイスのためのイネーブル信号 (ミュート・スイッチなど) を備えており、アクティブ HIGH の MUTE をアンプが必要とする場合があります。このような場合、汎用の N チャンネル MOSFET を出力に追加して信号を反転できます。



- 電源オン・イベント時、スーパーバイザの CT ピンのコンデンサ (C_{CT}) により、SNS ピンの値がスレッショルド電圧を超えてから SNS_OUT が HIGH になるまでの遅延時間を延ばすことができます。これを使用して、LDO の電圧が安定するまで MUTE 出力の非アクティブ化を遅らせることができます (出力コンデンサが放電する間)。さらに、DAC がミュートを終了する前に他のデバイスを初期化する時間が必要な場合も、この方法は有効です。この伝播遅延の追加時間は、次の式で計算できます。

$$t_{PD} = C_{CT} \times 1.07s + 25\mu s$$

- ブラウンアウト・イベントは、デバイスの電源電圧がある程度低下し、しかしデバイスに内蔵された完全なパワー・オン・リセット (POR) が発行されるほど十分には低下していない状態で発生します。この理由から、このようなイベントでも完全なリセットを確実に発生させることを推奨します。XSMT がオーディオ DAC のリセット回路として動作することで、スーパーバイザ回路によりこの動作が行われます。
- ほとんどのオーディオ DAC は、VCOM と VREF のどちらかのアーキテクチャで動作します。VCOM アーキテクチャは、電源からの単純な分圧器を使用し、出力振幅の基準を生成します。この方法の利点は、出力が入力電圧とともにスケールされるため、電源が公称値でない場合でも、DAC の出力がクリップしないことです。このアーキテクチャの欠点は、電源ノイズの電源除去比 (PSRR) が制限されることです。オーディオ DAC の VCOM ピンのコンデンサにより多少のフィルタ処理が行われますが、依然として出力に影響を及ぼす可能性があります。

VREF 構成では、オーディオ DAC によって内部基準電圧が生成されます。これにより、システムで優れた PSRR 性能が得られます。この設計の欠点は、電源電圧が低下した場合、出力がクリップする可能性があることです。

設計手順

- 電流出力能力、電圧入力範囲、出力ノイズに基づいて、LDO レギュレータを選択します。少なくとも、オーディオ DAC に供給する LDO は、DAC に必要な電流を供給できる必要があります。さらに、同じバスにアンプなど他のデバイスが存在する場合、それらのデバイスの静止電流も考慮する必要があります。LDO 入力電圧範囲は主電源に対応している必要があります。この回路では、12V バッテリーの使用を想定しています。
- 正しい出力電圧が得られるよう、帰還 (FB) 電圧を計算する必要があります。この回路では、次の式に従って R_1 と R_2 を計算できます。

$$R_1 = R_2 \left(\frac{V_{DD}}{V_{REF}} - 1 \right)$$

設計目標として V_{DD} が +3.3V、この LDO の V_{REF} が約 0.8V なので、 R_1 に 35.7k Ω 、 R_2 に 11.5k Ω を使用します。さらに、FB ノードには電流の要件が存在することに注意してください。このため、 R_2 を選択するときには次の式を指針として使用することを推奨します。

$$\frac{V_{REF}}{R_2} > 5\mu A$$

- システムに必要な機能の電圧スーパーバイザを選択します。この回路では、選択したスーパーバイザはインエーブル入力ピンを持っています。この機能により、ユーザー (またはマイクロコントローラ) のミュート信号を使用して、スーパーバイザ出力をオーバーライドできます。さらに、一部のスーパーバイザでは複数の電源レールを監視できるため、出力アンプに便利です。
- 検出電圧は、次の式で計算されます。

$$V_{SENSE} = V_{BATTERY} \times \frac{R_4}{R_3 + R_4}$$


SNS 電圧が基準電圧の約 1.15V よりも低いとき、SNS-OUT ピンが LOW にプルされます。 R_3 に 10k Ω 、 R_4 に 2k Ω を使用すると、 $V_{BATTERY}$ 電源が約 6.9V を下回った場合にデバイスはミュートされることが推定されます。

LDO にコンデンサ $C_{NR/SS}$ を接続することで、ノイズを低減し、LDO のソフトスタート機能を有効にできます。

5. DAC は、アプリケーションの必要に基づいて選択します。必要な SNR、THD+N、およびサポートされる I2S インターフェイスのサンプリング・レートを考慮します。ほとんどのオーディオ DAC は 16kHz~192kHz の範囲のサンプリング・レートをサポートしていますが、384kHz や 768kHz などのレートはサポートしていない場合もあります。高いサンプリング・レートは、帯域外ノイズを可聴範囲から遠ざけるノイズ・シェーピングを可能にしますが、すべての音源がこれを行えるわけではありません。
6. オーディオ・フィルタには COG、NP0 タイプのセラミック・コンデンサを使用する必要があります。COG、NP0 タイプのコンデンサは容量の電圧係数が小さく、コンポーネントの容量値がデバイス上の電圧バイアスによる影響を受けにくくなります。コンデンサはフィルタの性能を左右するため、他のタイプのセラミック・コンデンサは信号パスに使わないようにします。
7. LDO の入力および出力のコンデンサには、等価直列抵抗 (ESR) が小さい X7R、X5R、COG などのタイプのコンデンサを使用します。
8. LDO および電圧スーパーバイザ用の抵抗は厚膜でもかまいませんが、抵抗分圧器の精度は LDO の出力電圧とスーパーバイザのスレッシュホールドに影響を及ぼします。このため、 R_1 、 R_2 、 R_3 、 R_4 の最大公差は 1% とすることを推奨します。
9. DAC 出力フィルタの抵抗素子には薄膜抵抗を推奨します。


電源オン時のミュート過渡

次のシミュレーションは、回路の電源オン時の過渡を示したものです。VBAT 入力電圧が約 6.9V に達するまで、MUTE 出力が解放されないことが分かります。




電源オフ時のミュート過渡

次のシミュレーションは、VBAT 入力が 6.9V を下回ったとき MUTE 出力がアサートされることを示しています。



ブラウンアウト時のミュート過渡

次のシミュレーションは、DAC の VDD 電源がブラウンアウト・イベントによって低下する前に、DAC がミュート状態になることを示しています。VBAT 電圧が約 6.9V を下回ると、MUTE 信号が LOW にアサートされます。VBAT が回復すると、MUTE 信号はアサート解除されます。



設計の参照資料

TIの総合的な回路ライブラリについては、「[アナログ・エンジニア向け回路クックブック](#)」を参照してください。

[この回路用の付属シミュレーション・ファイル](#)をダウンロードできます。

TI エンジニアから直接サポートを受けるには、**E2E** コミュニティをご利用ください。

[E2E エンジニア・コミュニティ](#)

使用デバイス

デバイス	主な特長	リンク	他の使用可能デバイス
PCM5102A	2VRMS DirectPath™、112dB オーディオ・ステレオ DAC、32 ビット、384kHz PCM インターフェイス付き	http://www.ti.com/product/PCM5102A	テキサス・インスツルメンツ製のオーディオ DAC
TPS7A8300	2A、6 μ V _{RMS} 、低ノイズ、LDO 電圧レギュレータ	http://www.ti.com/product/TPS7A8300	リニア・レギュレータ (LDO) の概要
TPS389001	低静止電流、1% 精度スーパーバイザ、プログラマブル遅延付	http://www.ti.com/product/TPS3890	パワー・マネージメントの概要
CSD13380F3	12V N チャネル FemtoFET™ MOSFET	http://www.ti.com/product/CSD13380F3	テキサス・インスツルメンツ製の MOSFET

その他のリンク

弊社の[高精度 DAC ラーニング・センター](#)で、高精度 DAC の使用方法について学習できます。

TI のオーディオ DAC ポートフォリオや他の[技術資料](#)をご覧ください。

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス・デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションが適用される各種規格や、その他のあらゆる安全性、セキュリティ、またはその他の要件を満たしていることを確実にする責任を、お客様のみが単独で負うものとします。上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、TI の販売約款 (<https://www.tij.co.jp/ja-jp/legal/terms-of-sale.html>)、または [ti.com](https://www.ti.com) やかかる TI 製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。

日本語版 日本テキサス・インスツルメンツ合同会社
Copyright © 2021, Texas Instruments Incorporated