

UCC21530-Q1 4A、6A、5.7kV_{RMS}、チャネル間隔 3.3mm の 絶縁デュアル・チャンネル・ゲート・ドライバ

1 特長

- 次の測定結果により AEC-Q100 認定済み:
 - デバイス温度グレード 1
 - デバイス HBM ESD 分類レベル H2
 - デバイス CDM ESD 分類レベル C6
- 機能安全品質管理
 - 機能安全システムの設計に役立つ資料を利用可能
- 汎用:デュアル・ローサイド、デュアル・ハイサイド、またはハーフブリッジ・ドライバ
- 幅広の SOIC-14 (DWK) パッケージ
- ドライバ・チャンネルの間隔 3.3mm
- スイッチング・パラメータ:
 - 19ns (標準値) の伝搬遅延
 - 最小パルス幅: 10ns
 - 最大遅延マッチング: 5ns
 - 最大パルス幅歪み: 6ns
- 100V/ns を超える同相過渡耐性 (CMTI)
- 絶縁バリアの寿命: 40 年超
- ピーク・ソース 4A、ピーク・シンク 6A の出力
- TTL および CMOS 互換の入力
- 3V~18V の入力 VCCI 範囲
- 最大 25V の VDD 出力駆動電源
 - 8V および 12V の VDD UVLO オプション
- オーバーラップおよびデッドタイムをプログラミング可能
- 5ns 未満の入力パルスと過渡ノイズを除去
- 動作温度範囲: -40°C~+125°C
- 安全関連認証:
 - DIN V VDE V 0884-11:2017-01 に準拠した絶縁耐圧: 8000V_{PK}
 - UL 1577 に準拠した絶縁耐圧: 5.7kV_{RMS} (1 分間)
 - IEC 60950-1、IEC 62368-1、IEC 61010-1、IEC 60601-1 最終製品規格による CSA 認証
 - GB4943.1-2011 による CQC 認証

2 アプリケーション

- HEV および BEV バッテリ充電器
- ソーラー・ストリングおよび中央インバータ
- AC から DC および DC から DC への充電パイル
- AC インバータおよびサーボ・ドライブ
- AC から DC および DC から DC への電力配送
- エネルギー・ストレージ・システム

3 概要

UCC21530-Q1 は絶縁されたデュアル・チャンネルのゲート・ドライバで、ピーク電流はソース 4A、シンク 6A です。IGBT、Si MOSFET、SiC MOSFET を最高 5MHz で駆動し、クラス最高の伝搬遅延とパルス幅歪みを実現するように設計されています。

入力側は 5.7kV_{RMS} の強化絶縁バリアによって 2 つの出力ドライバと分離され、同相過渡耐性 (CMTI) は最小で 100V/ns です。2 つの 2 次側ドライバ間は、内部的に機能絶縁されているため、1850V までの電圧で動作します。


このドライバは 2 つのローサイド・ドライバ、2 つのハイサイド・ドライバ、またはデッド・タイム (DT) をプログラム可能な 1 つのハーフブリッジ・ドライバとして構成可能です。EN ピンが Low にプルされると、両方の出力が同時にシャットダウンされ、オープンまたは High にプルされているときは通常動作します。フェイルセーフ手法として、1 次側のロジック障害が発生すると、両方の出力が強制的に Low になります。

このデバイスは、25V までの VDD 電源電圧を受け付けます。VCCI 入力電圧範囲が 3V~18V と広いため、このドライバはアナログ / デジタルいずれのコントローラとの接続にも適しています。すべての電源電圧ピンには、低電圧誤動作防止 (UVLO) 保護機能が搭載されています。

製品情報(1)

部品番号	パッケージ	本体サイズ (公称)
UCC21530-Q1	DWK SOIC (14)	10.30mm × 7.50mm
UCC21530B-Q1	DWK SOIC (14)	10.30mm × 7.50mm

(1) 利用可能なすべてのパッケージについては、このデータシートの末尾にある注文情報を参照してください。



機能ブロック図



目次

1 特長.....	1	7.1 伝搬遅延とパルス幅歪み.....	16
2 アプリケーション.....	1	7.2 立ち上がりおよび立ち下がり時間.....	16
3 概要.....	1	7.3 入力とイネーブルの応答時間.....	16
4 改訂履歴.....	2	7.4 プログラム可能なデッド・タイム.....	17
5 ピン構成と機能.....	3	7.5 電源オン時の出力の UVLO 遅延.....	17
ピン機能.....	3	7.6 CMTI テスト.....	18
6 仕様.....	4	8 詳細説明.....	19
6.1 絶対最大定格.....	4	8.1 概要.....	19
6.2 ESD 定格.....	4	8.2 機能ブロック図.....	19
6.3 推奨動作条件.....	4	8.3 機能説明.....	20
6.4 熱に関する情報.....	5	8.4 デバイスの機能モード.....	23
6.5 電力定格.....	5	9 レイアウト.....	37
6.6 絶縁仕様.....	6	9.1 レイアウトのガイドライン.....	37
6.7 安全関連認証.....	7	9.2 レイアウト例.....	38
6.8 安全限界値.....	7	10 デバイスおよびドキュメントのサポート.....	40
6.9 電気的特性.....	8	10.1 ドキュメントのサポート.....	40
6.10 スイッチング特性.....	9	10.2 ドキュメントの更新通知を受け取る方法.....	40
6.11 絶縁特性曲線.....	10	10.3 コミュニティ・リソース.....	40
6.12 代表的特性.....	11	10.4 商標.....	40
7 パラメータ測定情報.....	16		

4 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision B (November 2018) to Revision C (March 2019)	Page
• 初版.....	1

Changes from Revision C (March 2019) to Revision D (April 2021)	Page
• 「特長」、「概要」、「デバイス情報」セクションに 8V UVLO オプションを追加.....	1
• ピン機能表のピン 7 に情報を追加.....	3
• 「安全関連認証」表に VDE 認定、CSA マスタ契約、および CQC 認定番号を追加.....	7
• EC 表に 8V UVLO スレッショルドを追加.....	8
• 全温度範囲にわたって 8V UVLO スレッショルドとヒステリシスを追加.....	11

5 ピン構成と機能




図 5-1. DWK パッケージ 14 ピン SOIC 上面図

ピン機能

ピン		I/O ⁽¹⁾	説明
名前	番号		
DT	6	I	DT ピンの設定: <ul style="list-style-type: none"> DT を VCCI に接続すると、DT 機能は無効になり、出力がオーバーラップできるようになります。 DT と GND の間に抵抗 (R_{DT}) を配置することで、次の式に従ってデッド・タイムを調整できます。DT (ns) = $10 \times R_{DT}$ (kΩ)。ノイズ耐性を向上させるため、DT ピンに近接して配置した 2.2nF 以上のセラミック・コンデンサでこのピンをバイパスすることを推奨します。
EN	5	I	High にアサートすると両方のドライバ出力が有効になり、Low に設定すると無効になります。このピンを使わない場合、ノイズ耐性を向上させるために VCCI に接続することを推奨します。離れた場所にあるマイコンに接続する場合、EN ピンに近接して配置した約 1nF の低 ESR/ESL コンデンサを使ってバイパスします。
GND	4	P	1 次側のグラウンド基準。1 次側のすべての信号はこのグラウンドを基準とします。
INA	1	I	A チャンネルの入力信号。INA 入力 は TTL/CMOS 互換の入力スレッショルドを持っています。このピンは、オープンのままにすると内部で Low にプルされます。このピンを使わない場合、ノイズ耐性を向上させるためにグラウンドに接続することを推奨します。
INB	2	I	B チャンネルの入力信号。INB 入力 は TTL/CMOS 互換の入力スレッショルドを持っています。このピンは、オープンのままにすると内部で Low にプルされます。このピンを使わない場合、ノイズ耐性を向上させるためにグラウンドに接続することを推奨します。
NC	7	-	内部で接続されていません。このピンはオープンのまま、VCCI に接続、GND に接続のいずれかにできます。
OUTA	15	O	ドライバ A の出力。A チャンネルの FET または IGBT のゲートに接続します。
OUTB	10	O	ドライバ B の出力。B チャンネルの FET または IGBT のゲートに接続します。
VCCI	3	P	1 次側の電源電圧。本デバイスにできる限り近づけて配置した低 ESR/ESL コンデンサを使って GND に対して局所的にデカップリングします。
VCCI	8	P	1 次側の電源電圧。このピンはピン 3 と内部で短絡しています。
VDDA	16	P	ドライバ A の 2 次側電源。本デバイスにできる限り近づけて配置した低 ESR/ESL コンデンサを使って VSSA に対して局所的にデカップリングします。
VDDB	11	P	ドライバ B の 2 次側電源。本デバイスにできる限り近づけて配置した低 ESR/ESL コンデンサを使って VSSB に対して局所的にデカップリングします。
VSSA	14	P	2 次側のドライバ A のグラウンド。2 次側の A チャンネルのグラウンド基準。
VSSB	9	P	2 次側のドライバ B のグラウンド。2 次側の B チャンネルのグラウンド基準。

(1) P = 電源、I = 入力、O = 出力

6 仕様

6.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り)⁽¹⁾

		最小値	最大値	単位
入力バイアス・ピン電源電圧	VCCI (GND 基準)	-0.5	20	V
ドライバ・バイアス電源	VDDA-VSSA, VDDB-VSSB	-0.5	30	V
出力信号電圧	OUTA (VSSA 基準)、OUTB (VSSB 基準)	-0.5	V _{VDDA} +0.5、 V _{VDDB} +0.5	V
	OUTA (VSSA 基準)、OUTB (VSSB 基準)、200ns の過渡	-2	V _{VDDA} +0.5、 V _{VDDB} +0.5	V
入力信号電圧	INA, INB, EN, DT (GND 基準)	-0.5	V _{VCCI} +0.5	V
	INA, INB 過渡 (200ns)	-2	V _{VCCI} +0.5	V
チャンネル間内部絶縁電圧	VSSA-VSSB		1850	V
接合部温度、T _J ⁽²⁾		-40	150	°C
保存温度、T _{stg}		-65	150	°C

- (1) 絶対最大定格を上回るストレスが加わった場合、デバイスに永続的な損傷が発生する可能性があります。これはストレスの定格のみについて示しており、このデータシートの「推奨動作条件」に示された値を越える状態で本製品が正常に動作することを暗黙的に示すものではありません。絶対最大定格の状態に長時間置くと、本製品の信頼性に影響を与えることがあります。
- (2) T_Jの推奨動作条件を維持するには、[セクション 6.4](#)を参照してください。

6.2 ESD 定格

		値	単位
V _(ESD) 静電気放電	人体モデル (HBM)、AEC Q100-002 に準拠 ⁽¹⁾	±4000	V
	デバイス帯電モデル (CDM)、AEC Q100-011 準拠	±1500	

- (1) AEC Q100-002 は、HBM ストレス試験を ANSI/ESDA/JEDEC JS-001 仕様に従って実施することを示しています。

6.3 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り)

		最小値	最大値	単位	
VCCI	VCCI 入力電源電圧	3	18	V	
VDDA-VSSA、VDDB-VSSB	ドライバ出力バイアス電源は VSS が基準	8V UVLO バージョン - UCC21530B-Q1	9.2	25	V
		12V UVLO バージョン - UCC21530-Q1	14.7	25	V
T _A	周囲温度	-40	125	°C	
T _J	接合部温度	-40	130	°C	

6.4 熱に関する情報

熱評価基準 ⁽¹⁾		UCC21530-Q1	単位
		DWK-14 (SOIC)	
R _{θJA}	ジャンクションから周囲までの熱抵抗	68.3	°C/W
R _{θJC(top)}	ジャンクションからケース (上部) までの熱抵抗	31.7	°C/W
R _{θJB}	ジャンクションから基板までの熱抵抗	27.6	°C/W
Ψ _{JT}	接合部から上面への熱特性パラメータ	17.7	°C/W
Ψ _{JB}	接合部から基板への熱特性パラメータ	27	°C/W

(1) 従来および最新の熱評価基準の詳細については、『[半導体および IC パッケージの熱評価基準](#)』アプリケーション・レポートを参照してください。

6.5 電力定格

		値	単位
P _D	UCC21530-Q1 による消費電力	1810	mW
P _{DI}	UCC21530-Q1 のトランスミッタ側による消費電力	50	mW
P _{DA} 、P _{DB}	UCC21530-Q1 の各ドライバ側の消費電力	880	mW

VCCI = 18V、VDDA/B = 15V、INA/B = 3.3V、
3.9MHz 50% デューティ・サイクルの方形波、
1nF 負荷

6.6 絶縁仕様

パラメータ	テスト条件	値	単位
CLR	空間距離 ⁽¹⁾	空気中での最短のピン間距離	> 8 mm
CPG	沿面距離 ⁽¹⁾	パッケージ表面に沿った最短のピン間距離	> 8 mm
DTI	絶縁間の距離	二重絶縁 (2 × 10.5μm) の最小内部ギャップ (内部距離)	> 21 μm
CTI	比較トラッキング指数	DIN EN 60112 (VDE 0303-11)、IEC 60112	> 600 V
	材料グループ	IEC 60664-1 による	I
	IEC 60664-1 に準拠した過電圧カテゴリ	定格商用電源 V _{RMS} が 600V 以下	I-IV
		定格商用電源 V _{RMS} が 1000V 以下	I-III
DIN V VDE V 0884-11 (VDE V 0884-11): 2017-01⁽²⁾			
V _{IORM}	最大反復ピーク絶縁電圧	AC 電圧 (バイポーラ)	2121 V _{PK}
V _{IOWM}	最大動作絶縁電圧	AC 電圧 (正弦波)、絶縁膜経時破壊 (TDDb)、テスト (図 6-1 を参照)	1500 V _{RMS}
		DC 電圧	2121 V _{DC}
V _{IOTM}	最大過渡絶縁電圧	V _{TEST} = V _{IOTM} 、t = 60s (認定) V _{TEST} = 1.2 × V _{IOTM} 、t = 1s (100% 出荷時)	8000 V _{PK}
V _{IOSM}	最大サージ絶縁電圧 ⁽³⁾	IEC 62368-1 に準拠したテスト手法、1.2/50μs 波形、 V _{TEST} = 1.6 × V _{IOSM} = 12800V _{PK} (認定)	8000 V _{PK}
q _{pd}	見掛けの放電電荷 ⁽⁴⁾	方法 a、I/O 安全テスト・サブグループ 2/3 の後 V _{ini} = V _{IOTM} 、t _{ini} = 60s、 V _{pd(m)} = 1.2 × V _{IORM} = 2545 V _{PK} 、t _m = 10s	<5 pC
		方法 a、環境テスト・サブグループ 1 の後 V _{ini} = V _{IOTM} 、t _{ini} = 60s、 V _{pd(m)} = 1.6 × V _{IORM} = 3394 V _{PK} 、t _m = 10s	<5 pC
		方法 b1、ルーチン・テスト (100% 出荷時) および事前条件設定 (タイプ・テスト) V _{ini} = 1.2 × V _{IOTM} 、t _{ini} = 1s、 V _{pd(m)} = 1.875 × V _{IORM} = 3977 V _{PK} 、t _m = 1s	<5 pC
C _{IO}	絶縁バリア容量、入力から出力へ ⁽⁵⁾	V _{IO} = 0.4 sin (2πft)、f = 1MHz	1.2 pF
R _{IO}	絶縁抵抗、入力から出力へ ⁽⁵⁾	V _{IO} = 500V (T _A = 25°C時)	> 10 ¹² Ω
		V _{IO} = 500V (100°C < T _A ≤ 125°C時)	> 10 ¹¹ Ω
		V _{IO} = 500V (T _S = 150°C時)	> 10 ⁹ Ω
	汚染度		2
	耐候性カテゴリ		40/125/21
UL 1577			
V _{ISO}	絶縁耐圧	V _{TEST} = V _{ISO} = 5700V _{RMS} 、t = 60s (認定)、 V _{TEST} = 1.2 × V _{ISO} = 6840V _{RMS} 、t = 1s (100% 出荷時)	5700 V _{RMS}

- 沿面距離および空間距離の要件は、アプリケーション個別の機器絶縁規格に従って適用する必要があります。沿面距離および空間距離を維持するために、プリント基板上でインスレータの取り付けパッドによってこの距離が短くならないように注意して基板を設計する必要があります。場合によっては、PCB 上の沿面距離と空間距離が等しくなります。プリント基板上にグループヤリブを設けるなどの技法を使用して、これらの仕様値を大きくすることができます。
- この絶縁素子は、安全定格内に限定した安全な電氣的絶縁に適しています。安全定格への準拠は、適切な保護回路によって保証する必要があります。
- テストは、絶縁バリアの固有サージ耐性を判定するため、気中または油中で実行されます。
- 見掛けの放電電荷とは、部分放電 (pd) により発生する静電放電です。
- 絶縁膜のそれぞれの側にあるすべてのピンは互いに接続され、実質的に 2 ピンのデバイスになります。

6.7 安全関連認証

VDE	CSA	UL	CQC
DIN V VDE V 0884-11:2017-01 および DIN EN 60950-1 (VDE 0805 Tiel 1): 2014-08 に 従って認証済み	IEC 60950-1、IEC 62368-1、IEC 61010-1、IEC 60601-1 に従って認証済み	UL 1577 部品認定プログラムの 認定	GB 4943.1-2011 による認証
強化絶縁の最大過渡絶縁 電圧:8000VPK、最大反 復ピーク絶縁電圧: 2121VPK、最大サージ絶 縁電圧:8000VPK	CSA 60950-1- 07+A1+A2 および IEC 60950-1 2nd Ed.+A1+A2 に準拠した強化 絶縁:最大動作電圧 800VRMS (汚染度 2、材料グループ I)。CSA 62368-1-14 およ び IEC 62368-1 2nd Ed. に準拠した強化 絶縁:最大動作電圧 800VRMS (汚染度 2、材料グループ I)。CSA 61010-1-12+A1 および IEC 61010-1 3rd Ed.に準拠した基 本絶縁:最大動作電圧 600VRMS (汚染度 2、材料グループ III)。CSA 60601- 1:14 お よび IEC 60601-1 Ed.3+A1 に準拠した 2 MOPP (患者保護手段):最大動作電圧 250VRMS	シングル保護:5700V _{RMS}	強化絶縁、高度 ≤ 5000m、熱帯気候、 最大動作電圧 660VRMS
認定番号:40040142	マスタ契約書番号:220991	ファイル番号:E181974	認証書番号:CQC16001155011

6.8 安全限界値

安全限界値の目的は、入力または出力回路の故障による絶縁バリアの損傷の可能性を防止することです。この I/O 回路の故障により、グランドあるいは電源との抵抗が低くなる場合があります。さらに、電流制限がないと、チップがオーバーヒートして絶縁膜が破壊されるほどの大電力が消費され、ひいてはシステムの 2 次故障に到る可能性があります。

パラメータ	テスト条件	側	最小値	標準値	最大値	単位
I _S 安全出力電源電流	R _{θJA} = 68.3°C/W、VDDA/B = 15V、T _A = 25°C、T _J = 150°C 図 6-2 を参照	ドライバ A、ドライ バ B			58	mA
	R _{θJA} = 68.3°C/W、VDDA/B = 25V、T _A = 25°C、T _J = 150°C 図 6-2 を参照	ドライバ A、ドライ バ B			35	mA
P _S 安全電源	R _{θJA} = 68.3°C/W、T _J = 25°C、T _A = 150°C 図 6-3 を参照	入力			50	mW
		ドライバ A			880	
		ドライバ B			880	
		合計			1810	
T _S 安全温度 (1)					150	°C

- (1) 最高安全温度 T_S は、本デバイスに規定された最大接合部温度 T_J と同じ値です。I_S および P_S パラメータはそれぞれ安全電流と安全電力を表します。I_S および P_S の最大限界値を超過してはなりません。これらの制限値は周囲温度 T_A によって変化します。
セクション 6.4 の表の接合部から外気への熱抵抗 R_{θJA} は、リード付き表面実装パッケージ用の高誘電率テスト基板に実装されたデバイスのものです。これらの式を使用して、以下のように各パラメータの値を計算します。

$T_J = T_A + R_{\theta JA} \times P$ ここで、P は本デバイスで消費される電力です。

$T_{J(max)} = T_S = T_A + R_{\theta JA} \times P_S$ ここで、T_{J(max)} は許容される最大接合部温度です。

$P_S = I_S \times V_I$ ここで、V_I は最大入力電圧です。

6.9 電気的特性

$V_{VCCI} = 3.3V$ または $5V$ 、 $0.1\mu F$ コンデンサを V_{VCCI} から GND に接続、 $V_{VDDA} = V_{VDDB} = 12V$ または $15V^{(1)}$ 、 $1\mu F$ コンデンサを V_{VDDA} および V_{VDDB} から V_{SSA} および V_{SSB} に接続、 DT ピンを V_{VCCI} に接続、 $C_L = 0pF$ 、 $T_A = -40^{\circ}C \sim +125^{\circ}C$ (特に記述のない限り)

パラメータ	テスト条件	最小値	標準値	最大値	単位	
供給電流						
I_{VCCI}	V_{VCCI} の静止電流	$V_{INA} = 0V$ 、 $V_{INB} = 0V$	1.5	2.0	mA	
I_{VDDA} 、 I_{VDDB}	V_{VDDA} と V_{VDDB} の静止電流	$V_{INA} = 0V$ 、 $V_{INB} = 0V$	1.0	1.8	mA	
I_{VCCI}	V_{VCCI} の各動作電流	($f = 500kHz$) チャンネルあたりの電流	2.0		mA	
I_{VDDA} 、 I_{VDDB}	V_{VDDA} と V_{VDDB} の動作電流	($f = 500kHz$) チャンネルあたりの電流、 $C_{OUT} = 100pF$ 、 V_{VDDA} 、 $V_{VDDB} = 15V$	3.0		mA	
V_{VCCI} から GND への低電圧スレッシュホールド						
V_{VCCI_ON}	UVLO 立ち上がりスレッシュホールド		2.55	2.7	2.85	V
V_{VCCI_OFF}	UVLO 立ち下がりスレッシュホールド		2.35	2.5	2.65	V
V_{VCCI_HYS}	UVLO スレッシュホールドのヒステリシス		0.2			V
UCC21530B-Q1 V_{DD} から V_{SS} への低電圧スレッシュホールド						
V_{VDDA_ON} 、 V_{VDDB_ON}	UVLO 立ち上がりスレッシュホールド		8	8.5	9	V
V_{VDDA_OFF} 、 V_{VDDB_OFF}	UVLO 立ち下がりスレッシュホールド		7.5	8	8.5	V
V_{VDDA_HYS} 、 V_{VDDB_HYS}	UVLO スレッシュホールドのヒステリシス		0.5			V
UCC21530-Q1 V_{DD} から V_{SS} への低電圧スレッシュホールド						
V_{VDDA_ON} 、 V_{VDDB_ON}	UVLO 立ち上がりスレッシュホールド		12.5	13.5	14.5	V
V_{VDDA_OFF} 、 V_{VDDB_OFF}	UVLO 立ち下がりスレッシュホールド		11.5	12.5	13.5	V
V_{VDDA_HYS} 、 V_{VDDB_HYS}	UVLO スレッシュホールドのヒステリシス		1.0			V
INA と INB						
V_{INAH} 、 V_{INBH}	入力 High スレッシュホールド電圧		1.6	1.8	2	V
V_{INAL} 、 V_{INBL}	入力 Low スレッシュホールド電圧		0.8	1	1.2	V
V_{INA_HYS} 、 V_{INB_HYS}	入力スレッシュホールドのヒステリシス			0.8		V
V_{INA} 、 V_{INB}	負の過渡電圧、 GND 基準、 $50ns$ パルス	出荷時のテストは未実施。ベンチ・テストのみ	-5			V
EN スレッシュホールド						
V_{ENH}	イネーブル High 電圧		2.0			V
V_{ENL}	イネーブル Low 電圧			0.8		V

$V_{VCCI} = 3.3V$ または $5V$ 、 $0.1\mu F$ コンデンサを V_{VCCI} から GND に接続、 $V_{VDDA} = V_{VDDDB} = 12V$ または $15V^{(1)}$ 、 $1\mu F$ コンデンサを V_{VDDA} および V_{VDDDB} から V_{VSSA} および V_{VSSB} に接続、 DT ピンを V_{VCCI} に接続、 $C_L = 0pF$ 、 $T_A = -40^\circ C \sim +125^\circ C$ (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
出力						
I_{OA+} 、 I_{OB+}	ピーク出力ソース電流	$C_{VDD} = 10\mu F$ 、 $C_{LOAD} = 0.18\mu F$ 、 $f = 1kHz$ 、ベンチ測定		4		A
I_{OA-} 、 I_{OB-}	ピーク出力シンク電流	$C_{VDD} = 10\mu F$ 、 $C_{LOAD} = 0.18\mu F$ 、 $f = 1kHz$ 、ベンチ測定		6		A
R_{OHA} 、 R_{OHB}	HIGH 状態の出力抵抗	$I_{OUT} = -10mA$ 、 $T_A = 25^\circ C$ 、 R_{OHA} 、 R_{OHB} は、駆動プルアップ性能を表すものではありません。詳細については、 セクション 6.10 と セクション 8.3.4 の t_{RISE} を参照してください。		5		Ω
R_{OLA} 、 R_{OLB}	Low 状態の出力抵抗	$I_{OUT} = 10mA$ 、 $T_A = 25^\circ C$		0.55		Ω
V_{OHA} 、 V_{OHB}	High 状態の出力電圧	V_{VDDA} 、 $V_{VDDDB} = 15V$ 、 $I_{OUT} = -10mA$ 、 $T_A = 25^\circ C$		14.95		V
V_{OLA} 、 V_{OLB}	Low 状態の出力電圧	V_{VDDA} 、 $V_{VDDDB} = 15V$ 、 $I_{OUT} = 10mA$ 、 $T_A = 25^\circ C$		5.5		mV
デッド・タイムとオーバーラップのプログラミング						
デッド・タイム		DT ピンを V_{VCCI} に接続	オーバーラップは INA 、 INB によって決定			-
		$R_{DT} = 20k\Omega$	160	200	240	ns

6.10 スイッチング特性

$V_{VCCI} = 3.3V$ または $5V$ 、 V_{VCCI} から GND への $0.1\mu F$ コンデンサ、 $V_{VDDA} = V_{VDDDB} = 12V$ または $15V^{(1)}$ 、 V_{VDDA} および V_{VDDDB} から V_{VSSA} および V_{VSSB} への $1\mu F$ コンデンサ、 $T_A = -40^\circ C \sim +125^\circ C$ (特に記述のない限り)。

パラメータ		テスト条件	最小値	標準値	最大値	単位
t_{RISE}	出力立ち上がり時間、測定ポイント 20%~80%	$C_{OUT} = 1.8nF$		6	16	ns
t_{FALL}	出力立ち下がり時間、測定ポイント 90%~10%	$C_{OUT} = 1.8nF$		7	12	ns
t_{PWmin}	最小パルス幅	最小値未満で出力オフ、 $C_{OUT} = 0pF$			20	ns
t_{PDHL}	INx から $OUTx$ の立ち下がりエッジまでの伝搬遅延		14	19	30	ns
t_{PDLH}	INx から $OUTx$ 立ち上がりエッジまでの伝搬遅延		14	19	30	ns
t_{PWD}	パルス幅歪み $ t_{PDLH} - t_{PDHL} $				6	ns
t_{DM}	V_{OUTA} と V_{OUTB} の間の伝搬遅延マッチング	$f = 100kHz$			5	ns
$t_{VCCI+ to OUT}$	V_{VCCI} 電源オン遅延時間: $UVLO$ の立ち上がりから $OUTA$ 、 $OUTB$ まで (図 7-5 を参照)	INA または INB を V_{VCCI} に接続		40		μs
$t_{VDD+ to OUT}$	V_{VDDA} 、 V_{VDDDB} の電源オン遅延時間: $UVLO$ の立ち上がりから $OUTA$ 、 $OUTB$ まで (図 7-6 を参照)	INA または INB を V_{VCCI} に接続		50		




UCC21530-Q1

JAJSJ4D – AUGUST 2018 – REVISED APRIL 2021

$V_{VCCI} = 3.3V$ または $5V$ 、 V_{CCI} から GND への $0.1\mu F$ コンデンサ、 $V_{VDDA} = V_{VDDB} = 12V$ または $15V^{(1)}$ 、 V_{DDA} および V_{DDB} から V_{SSA} および V_{SSB} への $1\mu F$ コンデンサ、 $T_A = -40^{\circ}C \sim +125^{\circ}C$ (特に記述のない限り)。

パラメータ	テスト条件	最小値	標準値	最大値	単位
$ CM_H $	High レベルの同相過渡耐性 (セクション 7.6 を参照)	100			V/ns
$ CM_L $	Low レベルの同相過渡耐性 (セクション 7.6 を参照)	100			

6.11 絶縁特性曲線



6.12 代表的特性

VDDA = VDDB = 15V、VCCI = 3.3V、 $T_A = 25^\circ\text{C}$ 、無負荷 (特に記述のない限り)。




図 6-4. チャンネルあたりの消費電流と周波数との関係 (無負荷、VDD = 15V または 25V)




図 6-5. チャンネルあたりの消費電流 ($I_{VDDA/B}$) と周波数との関係 (1nF 負荷、VDD = 15V または 25V)




図 6-6. チャンネルあたりの消費電流 ($I_{VDDA/B}$) と周波数との関係 (10nF 負荷、VDD = 15V または 25V)




図 6-7. チャンネルあたりの消費電流 ($I_{VDDA/B}$) と温度との関係 (VDD = 15V、無負荷、異なるスイッチング周波数)




図 6-8. チャンネルあたりの静止消費電流 ($I_{VDDA/B}$) と温度との関係 (無負荷、入力 Low、スイッチングなし)




図 6-9. 静止消費電流 (I_{VCCI}) と温度との関係 (無負荷、入力 Low、スイッチングなし)




図 6-10. 立ち上がりおよび立ち下がり時間と負荷との関係




図 6-11. 出力抵抗と温度との関係




図 6-12. 伝搬遅延と温度との関係




図 6-13. 伝搬遅延と VCCI との関係




図 6-14. パルス幅歪みと温度との関係




図 6-15. 伝搬遅延マッチング (t_{DM}) と VDD の比較




図 6-16. 伝搬遅延マッチング (t_{DM}) と温度との関係




図 6-17. 8V UVLO ヒステリシスと温度との関係




図 6-18. 8V UVLO スレッシュホールドと温度との関係




図 6-19. 12V UVLO ヒステリシスと温度との関係




図 6-20. 12V UVLO スレッシュホールドと温度との関係




図 6-21. INA/B ヒステリシスと温度との関係




図 6-22. INA/B の Low スレッシュولد




図 6-23. INA/B の High スレッシュولد




図 6-24. EN スレッシュホールドのヒステリシスと温度との関係




図 6-25. EN の Low スレッシュホールド




図 6-26. EN の High スレッシュホールド




図 6-27. デッドタイムと温度との関係 (R_{DT} = 20kΩ および 100kΩ の場合)




図 6-28. デッドタイム・マッチングと温度との関係 ($R_{DT} = 20k\Omega$ および $100k\Omega$ の場合)

7 パラメータ測定情報

7.1 伝搬遅延とパルス幅歪み

チャンネル A と B の伝搬遅延からパルス幅歪み (t_{PWD}) と遅延マッチング (t_{DM}) を計算する方法を、[図 7-1](#) に示します。この値は、両方の入力の位相が揃っていることを確認し、DT ピンを VCC に短絡してデッド・タイム機能を無効にすると測定できます。




図 7-1. 重複した入力、デッド・タイム無効

7.2 立ち上がりおよび立ち下がり時間

立ち上がり (t_{RISE}) および立ち下がり (t_{FALL}) 時間の測定基準を、[図 7-2](#) に示します。立ち上がり時間と立ち下がり時間を短縮する方法の詳細については、[セクション 8.3.4](#) を参照してください。




図 7-2. 立ち上がりおよび立ち下がり時間の測定基準

7.3 入力とイネーブルの応答時間

イネーブル機能の応答時間を、[図 7-3](#) に示します。詳細については、[セクション 8.4.1](#) を参照してください。




図 7-3. イネーブル・ピンのタイミング

7.4 プログラム可能なデッド・タイム

DT を VCCI に接続すると、DT 機能は無効になり、出力がオーバーラップできます。DT ピンと GND の間に抵抗 (R_{DT}) を配置すると、デッドタイムを調整できます。デッド・タイムの詳細については、[セクション 8.4.2](#) を参照してください。




図 7-4. デッドタイムのスイッチング・パラメータ

7.5 電源オン時の出力の UVLO 遅延

電源電圧 VCCI が立ち下がりスレッシュホールド V_{VCCI_OFF} 未満から立ち上がりスレッシュホールド V_{VCCI_ON} を越えて上昇するたびに、また電源電圧 VDDx が立ち下がりスレッシュホールド V_{VDDx_OFF} 未満から立ち上がりスレッシュホールド V_{VDDx_ON} を越えて上昇するたびに、出力が入力への応答を開始するまでに遅延が挿入されます。VCCI UVLO の場合、この遅延は $t_{VCCI+ to OUT}$ として定義され、40 μ s (標準値) です。VDDx UVLO の場合、この遅延は $t_{VDD+ to OUT}$ として定義され、50 μ s (標準値) です。ドライバの VCCI および VDD バイアス電源が完全に立ち上がるように、入力信号を駆動する前にある程度のマージンを持たせることを推奨します。VCCI と VDD の電源オン時の UVLO 遅延タイミング図を、[図 7-5](#) と [図 7-6](#) に示します。

電源電圧 VCCI が立ち下がりスレッシュホールド V_{VCCI_OFF} より低下するたびに、また VDDx が立ち下がりスレッシュホールド V_{VDDx_OFF} より低下するたびに、出力は入力への応答を停止し、1 μ s 以内に Low に保持されます。この非対称な遅延は、VCCI または VDDx のブラウンアウト中でも安全な動作を確保するために設計されています。




図 7-5. VCCI 電源オン時の UVLO 遅延




図 7-6. VDDA/B 電源オン時の UVLO 遅延

7.6 CMTI テスト

図 7-7 は、CMTI テスト構成の概略図です。




図 7-7. CMTI テスト構成の概略図


8 詳細説明

8.1 概要

パワー・トランジスタを高速で切り換えると共に、スイッチング電力損失を低減するため、制御デバイスの出力とパワー・トランジスタのゲートの間で大電流ゲート・ドライバがしばしば配置されます。パワー・トランジスタのゲートを駆動するのに十分な電流をコントローラが供給できないこともあります。これは、デジタル・コントローラの場合に特に当てはまります。デジタル・コントローラからの入力信号はしばしば数 mA しか供給できない 3.3V ロジック信号であるためです。

UCC21530-Q1 は、各種の電源およびモーター・ドライブ・トポロジに適合し、SiC MOSFET も含めた各種のトランジスタを駆動するように構成できる、柔軟なデュアル・ゲート・ドライバです。UCC21530-Q1 は、制御回路と組み合わせるための機能と、駆動するトランジスタを保護するための機能を豊富に備えています。たとえば、抵抗によりプログラム可能なデッド・タイム (DT) 制御、EN ピン、入力および出力電源の低電圧誤動作防止 (UVLO) などです。また、入力がオープンのままである場合、または入力パルス幅が短すぎる場合、UCC21530-Q1 は出力を Low に保持します。ドライバの入力は CMOS および TTL と互換で、デジタルとアナログのどちらの電源コントローラとも接続できます。各チャネルはそれぞれの入力ピン (INA, INB) で制御されるため、各出力は完全に独立して制御されます。

8.2 機能ブロック図



Copyright © 2018, Texas Instruments Incorporated

8.3 機能説明

8.3.1 VDD、VCCI、低電圧誤動作防止 (UVLO)

UCC21530-Q1 は、両方の出力の VDD ピンと VSS ピンの間の電源回路ブロックに、低電圧誤動作防止 (UVLO) 保護機能が内蔵されています。VDD バイアス電圧がデバイスの起動時に V_{VDD_ON} より低い場合、または起動後に V_{VDD_OFF} を下回った場合、入力ピン (INA および INB) の状態に関係なく、VDD UVLO 機能はチャネル出力を Low に保持します。

ドライバの出力段にバイアスが印加されていない場合、または UVLO 状態である場合、ドライバ出力の電圧上昇を制限するアクティブ・クランプ回路によってドライバ出力は Low に保持されます (図 8-1 を参照)。この条件では、下側の NMOS のゲートが R_{CLAMP} でドライバ出力に接続される一方で、上側の PMOS はオフに保持されその抵抗は R_{Hi-z} となります。この構成では、出力は下側の NMOS デバイスのスレッショルド電圧 (バイアス電力が存在しない場合は一般に 1.5V 未満) に実質的にクランプされます。




図 8-1. アクティブ・プルダウン機能の概略図

VDD UVLO 保護機能はヒステリシス (V_{VDD_HYS}) を備えています。このヒステリシスは、電源のグラウンド・ノイズが発生したときのチャタリングを防止します。このヒステリシスにより、本デバイスはバイアス電圧の小さな電圧降下を許容することもできます。このような電圧降下は、デバイスがスイッチングを開始し動作消費電流が急増した際によく発生します。

UCC21530-Q1 の入力側は低電圧誤動作防止 (UVLO) 保護機能も内蔵しています。デバイスは、起動時に電圧 VCCI が V_{VCCI_ON} を超えるまでアクティブになりません。この信号は、ピンが V_{VCCI_OFF} より低い電圧を受け取ると送信されなくなります。VDD UVLO と同様に、安定した動作を確保するためのヒステリシス (V_{VCCI_HYS}) があります。

UCC21530-Q1 は VDD の絶対最大値 30V、VCCI の 20V に耐えられます。

表 8-1. UCC21530-Q1 VCCI UVLO 機能ロジック

条件	入力		出力	
	INA	INB	OUTA	OUTB
デバイス起動中 $V_{VCCI_GND} < V_{VCCI_ON}$	H	L	L	L
デバイス起動中 $V_{VCCI_GND} < V_{VCCI_ON}$	L	H	L	L
デバイス起動中 $V_{VCCI_GND} < V_{VCCI_ON}$	H	H	L	L
デバイス起動中 $V_{VCCI_GND} < V_{VCCI_ON}$	L	L	L	L
デバイス起動後 $V_{VCCI_GND} < V_{VCCI_OFF}$	H	L	L	L
デバイス起動後 $V_{VCCI_GND} < V_{VCCI_OFF}$	L	H	L	L
デバイス起動後 $V_{VCCI_GND} < V_{VCCI_OFF}$	H	H	L	L
デバイス起動後 $V_{VCCI_GND} < V_{VCCI_OFF}$	L	L	L	L

表 8-2. UCC21530-Q1 VDD UVLO 機能ロジック

条件	入力: INx	出力: OUTx
デバイス起動中 $V_{DDx} - V_{SSx} < V_{VDD_ON}$	L	L

表 8-2. UCC21530-Q1 VDD UVLO 機能ロジック (continued)

条件	入力:INx	出力:OUTx
デバイス起動中 $VDDx-VSSx < V_{VDD_ON}$	H	L
デバイス起動後 $VDDx-VSSx < V_{VDD_OFF}$	L	L
デバイス起動後 $VDDx-VSSx < V_{VDD_OFF}$	H	L

8.3.2 入力および出力論理表

表 8-3. 入力 / 出力論理表⁽¹⁾

VCCI、VDDA、VDDB に電源が投入されている想定です。UVLO の動作モードの詳細については、[セクション 8.3.1](#) を参照してください。

入力		EN	出力		注
INA	INB		OUTA	OUTB	
L	L	H またはオープンのまま	L	L	デッド・タイム機能を使っている場合、デッド・タイムが経過した後に出力が遷移します。 セクション 8.4.2 を参照
L	H	H またはオープンのまま	L	H	
H	L	H またはオープンのまま	H	L	
H	H	H またはオープンのまま	L	L	DT はオープンのままにするか、 R_{DT} でプログラム
H	H	H またはオープンのまま	H	H	DT ピンを VCCI にプル
オープンのままにする	オープンのままにする	H またはオープンのまま	L	L	-
X	X	L	L	L	離れた場所にある μC に接続する場合、EN ピンに近接した 1nF 以上の低 ESR/ESL コンデンサを使ってバイパス

(1) 「X」とは、L、H、「オープンのままにする」のいずれかであることを意味します。

8.3.3 入力段

UCC21530-Q1 の入力信号ピン (INA および INB) は、TTL および CMOS 互換の入力スレッショルド・ロジックに基づいており、VDD 電源電圧から完全に絶縁されています。UCC21530-Q1 は、標準の High スレッショルド ($V_{INA/BH}$) が 1.8V、標準の Low スレッショルドが 1V で、これらは温度によってほとんど変化しないため、ロジック・レベルの制御信号 (3.3V マイコンからの信号など) で入力ピンを簡単に駆動できます ([図 6-22](#) と [図 6-23](#) を参照)。ヒステリシス (V_{INA/B_HYS}) が 0.8V と広いため、ノイズ耐性と安定動作にも優れています。いずれの入力をオープンのままにしても、内部プルダウン抵抗がピンを Low に強制します。これらの抵抗の標準値は 200k Ω です ([セクション 8.2](#) を参照)。ただし、入力を使用しない場合はグラウンドに接続することをお勧めします。

UCC21530-Q1 の入力側は出力ドライバから絶縁されているため、入力信号の振幅は VDD より大きくても小さくてもかまいません。ただし、推奨される制限を超えないことが条件です。これにより、制御信号ソースと柔軟に統合でき、選択したゲートに対して最も効率的な VDD を選択できます。この場合、INA または INB に印加される信号の振幅は、VCCI の電圧を上回ってはいけません。

8.3.4 出力段

UCC21530-Q1 の出力段は、最も必要とされる時、つまり、パワー・スイッチのターンオン遷移のミラー・プラトー領域の間 (パワー・スイッチのドレインまたはコレクタ電圧に dV/dt が生じたとき) に最大のピーク・ソース電流を供給できるプルアップ構造を採用しています。出力段のプルアップ構造は、P チャンネル MOSFET と追加のプルアップ N チャンネル MOSFET を並列接続したものです。N チャンネル MOSFET の役割は、ピーク・ソース電流を短時間ブーストし、高速ターンオンを実現することです。出力の状態を Low から High に変更しようとする短い瞬間だけ、N チャンネル MOSFET をターンオンする方法で、このような動作を実現します。この N チャンネル MOSFET (R_{NMOS}) のオン抵抗は、アクティブ時に約 1.47Ω です。

R_{OH} パラメータは DC 測定値であり、P チャンネル・デバイスのみのオン抵抗を表します。これは、プルアップ N チャンネル・デバイスは DC 状態ではオフ状態に保たれ、出力が Low から High に変化する瞬間にのみターンオンするためです。このため、この短いターンオン段階における UCC21530-Q1 のプルアップ段の実効抵抗は、 R_{OH} パラメータが表す値よりもはるかに小さい値です。

UCC21530-Q1 のプルダウン構造は、N チャンネル MOSFET で単純に構成されています。 R_{OL} パラメータ (これも DC 測定値です) は本デバイスのプルダウン状態のインピーダンスを表します。UCC21530-Q1 の両方の出力は、4A のピーク・ソース電流と 6A のピーク・シンク電流のパルスを供給できます。VDD と VSS の間の出力電圧スイングは、非常に低いドロップアウトを実現する MOS 出力段により、レール・ツー・レール動作を実現します。




図 8-2. 出力段

8.3.5 UCC21530-Q1 のダイオード構造

UCC21530-Q1 の ESD 保護素子に関連する複数のダイオードを、[図 8-3](#) に示します。これは、本デバイスの絶対最大定格を図で表したものです。




図 8-3. ESD 構造

8.4 デバイスの機能モード

8.4.1 イネーブル・ピン

EN ピンを Low に設定する ($V_{EN} \leq 0.8V$) と、両方の出力が同時にシャットダウンされます。EN ピンを High にするか、オープンのままにする ($V_{EN} \geq 2.0V$) と、UCC21530-Q1 は通常に動作します。EN ピンは非常に応答性が高く、伝搬遅延や他のスイッチング・パラメータについては、EN と OUTA および OUTB との間の伝搬遅延時間は約 40ns です。EN ピンは、VCCI が UVLO スレッショルドを上回っているときにのみ機能し、必要とされます。ノイズ耐性を高めるため、EN を VCCI に直接接続することを強く推奨します。

8.4.2 プログラマブル・デッド・タイム (DT) ピン

UCC21530-Q1 では、次の方法でデッド・タイム (DT) を調整できます。

8.4.2.1 VCC に接続された DT ピン

出力は入力と完全に一致するため、最小デッド・タイムはアサートされません。その結果、出力はオーバーラップできます。このピンを使用しない場合、ノイズ耐性を向上させるために VCCI に接続することを推奨します。

8.4.2.2 DT ピンと GND ピンとの間の設定抵抗に接続される DT ピン

DT ピンと GND の間に抵抗 R_{DT} を配置することで、 t_{DT} を設定します。ノイズ耐性を向上させるため、DT ピンに近接して配置した 2.2nF 以上のセラミック・コンデンサでこのピンをバイパスすることを推奨します。適切な R_{DT} 値は以下のように求められます。

$$t_{DT} \approx 10 \times R_{DT} \quad (1)$$

ここで

- t_{DT} は設定されるデッド・タイム (ns) です。
- R_{DT} は DT ピンと GND の間の抵抗の値 (k Ω) です。

DT ピンの定常状態の電圧は約 0.8V です。R_{DT} はこのピンに流れる微小電流を設定し、それによってデッド・タイムが設定されます。R_{DT} の値が増加するにつれて、DT ピンから流れ出す電流は減少します。R_{DT} = 100kΩ の場合、DT ピンの電流は 10μA 未満です。より大きい R_{DT} 値を使う場合、ノイズ耐性を高めかつ両チャンネル間のデッド・タイム・マッチングを向上させるため、DT ピンにできるだけ近づけて R_{DT} とセラミック・コンデンサ (2.2nF 以上) を配置することを推奨します。

片方の入力信号の立ち下がりエッジにより、他方の信号の設定済みデッド・タイムが開始されます。設定済みデッド・タイムとは、ドライバが両方の出力を強制的に Low に保持する最小期間です。設定された最小値よりも長いデッド・タイムが INA および INB 信号に含まれる場合、出力は設定済みデッド・タイムよりも長い間 Low に保持されることがあります。両方の入力と同時に High になった場合、両方の出力は即座に Low に設定されます。この機能は、ハーフブリッジ・アプリケーションでの貫通電流を防止するために使用され、通常動作時は設定済みデッド・タイムの設定に影響を与えません。ドライバのデッドタイム・ロジックのさまざまな動作条件を示し、説明します。




図 8-4. 入力信号と入出力ロジックの関係

条件 A: INB が Low、INA が High に遷移します。INB は即座に OUTB を Low に設定し、設定済みデッド・タイムが OUTA に割り当てられます。設定済みデッド・タイムの後、OUTA は High に遷移できます。

条件 B: INB が High、INA が Low に遷移します。今度は INA は即座に OUTA を Low に設定し、設定済みデッド・タイムが OUTB に割り当てられます。設定済みデッド・タイムの後、OUTB は High に遷移できます。

条件 C: INB が Low に遷移しますが、INA はまだ Low のままです。INB は即座に OUTB を Low に設定し、設定済みデッド・タイムが OUTA に割り当てられます。この例では、入力信号自体のデッド・タイムは設定済みデッド・タイムよりも長くなっています。したがって、INA が High になると、即座に OUTA が High に設定されます。

条件 D: INA が Low になりますが、INB はまだ Low のままです。INA は即座に OUTA を Low に設定し、設定済みデッド・タイムが OUTB に割り当てられます。INB 自体のデッド・タイムは、プログラムされたデッドタイムよりも長くなります。したがって、INB が High になると、即座に OUTB が High に設定されます。

条件 E: INB と OUTB がまだ High のうちに、INA が High に遷移します。オーバーシュートを防止するため、INA は OUTB を即座に Low にプルし、OUTA を Low に維持します。その後 OUTB は Low に遷移し、設定済みデッド・タイムが OUTA に割り当てられます。OUTB はすでに Low になっているため、設定済みデッド・タイムの後、OUTA は High に遷移できます。

条件 F: INA と OUTA がまだ High のうちに、INB が High に遷移します。オーバーシュートを防止するため、INB は OUTA を直ちに Low にプルし、OUTB を Low に維持します。その後 OUTA は Low に遷移し、設定済みデッド・タイムが OUTB に割り当てられます。OUTA はすでに Low になっているため、設定済みデッド・タイムの後、OUTB は High に遷移できます。

アプリケーションと実装

注

以下のアプリケーション情報は、TI の製品仕様に含まれるものではなく、TI ではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

9.1 アプリケーション情報

UCC21530-Q1 は実質的に、絶縁とバッファ駆動の機能を組み合わせたものです。UCC21530-Q1 は柔軟かつ汎用的 (最高 18V の VCCI と 25V の VDDA/Vddb) なので、MOSFET、IGBT、SiC MOSFET 用のローサイド、ハイサイド、ハイサイド/ローサイド、ハーフブリッジのドライブとして使用できます。UCC21530-Q1 は各種の部品が統合され、先進の保護機能 (UVLO、デッド・タイム、イネーブル) を持ち、スイッチング性能が最適化されているため、エンタープライズ、テレコム、車載、産業アプリケーション向けに、より小型かつ堅牢な設計を短期間で開発できます。

9.2 代表的なアプリケーション

図 9-1 の回路は、UCC21530-Q1 を使用して標準的なハーフブリッジ構成を駆動するリファレンス・デザインを示したものです。この構成は、同期整流式降圧、同期整流式昇圧、ハーフブリッジ/フルブリッジ絶縁型トポロジ、3 相モーター駆動アプリケーションなどの一般的な各種パワー・コンバータ・トポロジで使えます。この回路は、2 つの電源 (または単入力、二重出力電源) を使用します。電源 V_{A+} が正の駆動出力電圧を決定し、電源 V_{A-} が負のターンオフ電圧を決定します。チャンネル B の構成は、チャンネル A と同じです。

理想的でない PCB レイアウトと長いパッケージ・リード (TO-220 および TO-247 タイプのパッケージなど) によって寄生インダクタンスが付くと、高 di/dt および dv/dt スwitching 中、パワー・トランジスタのゲート - ソース間駆動電圧にリングングが生じる可能性があります。リングングがスレッシュホールド電圧を上回る場合、予期しないターンオンのリスクがあり、貫通電流のリスクさえあります。ゲート駆動に負のバイアスを印加することは、このようなリングングをスレッシュホールドよりも低く保つための一般的な方法です。このソリューションでは、ドライバのチャンネルごとに 2 つの独立した電源を備えているため、正と負のレール電圧を柔軟に設定できます。




図 9-1. デュアル電源を使用した代表的なアプリケーションの回路図

9.2.1 設計要件

サンプル・アプリケーションのリファレンス設計パラメータを、表 9-1 に示します。UCC21530-Q1 は、ハイサイド / ローサイド構成で 1000V の SiC-MOSFET を駆動します。

表 9-1. UCC21530-Q1 の設計要件

パラメータ	値	単位
パワー・トランジスタ	C3M0065100K	–
VCC	5.0	V
VDD	15	V
VSS	-4	V
R _{ON}	2.2	Ω
R _{OFF}	0	Ω
入力信号振幅	3.3	V
スイッチング周波数 (f _s)	100	kHz
DC リンク電圧	600	V

9.2.2 詳細な設計手順

9.2.2.1 INA/INB 入力フィルタの設計

出力の信号を低速にする (または遅延させる) 目的でゲート・ドライバへの信号を成形することは推奨しません。しかし、理想的でないレイアウトまたは長い PCB 配線によって生じるリンギングを除去するために小さな入力 R_{IN}-C_{IN} フィルタを使用することはできます。

このようなフィルタでは、0~100Ω の R_{IN} と 10~100pF の C_{IN} を使用する必要があります。この例では、R_{IN} = 51Ω と C_{IN} = 33pF が選択されており、コーナー周波数は約 100MHz です。

これらの部品を選択する際は、ノイズ耐性と伝搬遅延のトレードオフに注意します。

9.2.2.2 デッド・タイム抵抗およびコンデンサの選択

式 1 から、デッド・タイムを 100ns に設定するには 10kΩ の抵抗を選択します。ノイズ耐性を向上させるため、DT ピンに近接して 2.2nF のコンデンサを並列に配置します。

9.2.2.3 ゲート・ドライバの出力抵抗

外部ゲート・ドライバ抵抗 R_{ON}/R_{OFF} は以下の目的に使われます。

1. 寄生インダクタンス / 容量に起因するリンギングの制限
2. 高電圧 / 電流スイッチングの dv/dt, di/dt, ボディ・ダイオードの逆方向回復に起因するリンギングの制限
3. ゲート駆動強度 (すなわちピーク・シンクおよびソース電流) の微調整によるスイッチング損失の最適化
4. 電磁干渉 (EMI) の低減

セクション 8.3.4 で述べたように、UCC21530-Q1 は P チャネル MOSFET と追加のプルアップ N チャネル MOSFET を並列にしたプルアップ構造を備えています。これらを合わせたピーク・ソース電流は 4A です。その結果、ピーク・ソース電流は以下の式で予測できます。

$$I_{O+} = \min \left(4A, \frac{V_{DD} - V_{SS}}{R_{NMOS} \parallel R_{OH} + R_{ON} + R_{GFET_Int}} \right) \quad (2)$$

ここで

- R_{ON}: 外部ターンオン抵抗、この例では R_{ON}=2.2Ω。
- R_{GFET_INT}: パワー・トランジスタの内部ゲート抵抗 (パワー・トランジスタのデータシートを参照)

- I_{O+} = ピーク・ソース電流 – 4A (ゲート・ドライバ・ピーク・ソース電流) とゲート駆動ループ抵抗に基づく計算値のうちの小さい方の値

この例では以下の式で計算されます。

$$I_{O+} = \frac{V_{DD} - V_{SS}}{R_{NMOS} \parallel R_{OH} + R_{ON} + R_{GFET_Int}} = \frac{15V - (-4V)}{1.47\Omega \parallel 5\Omega + 2.2\Omega + 4.7\Omega} \approx 2.4A \quad (3)$$

したがって、ドライバのピーク・ソース電流は各チャンネルで 2.4A です。同様に、ピーク・シンク電流は以下の式で計算されます。

$$I_{O-} = \min\left(6A, \frac{V_{DD} - V_{SS} - V_{GDF}}{R_{OL} + R_{OFF} \parallel R_{ON} + R_{GFET_Int}}\right) \quad (4)$$

ここで

- R_{OFF} : 外部ターンオフ抵抗 (この例では $R_{OFF}=0$)
- V_{GDF} : R_{OFF} と直列に接続された逆並列ダイオードの順方向電圧降下。この例のダイオードは MSS1P4 です。
- I_{O-} : ピーク・シンク電流 – 6A (ゲート・ドライバのピーク・シンク電流) とゲート駆動ループ抵抗に基づく計算値のうちの小さい方の値

この例では以下の式で計算されます。

$$I_{O-} = \frac{V_{DD} - V_{SS} - V_{GDF}}{R_{OL} + R_{OFF} \parallel R_{ON} + R_{GFET_Int}} = \frac{15V - (-4V) - 0.75V}{0.55\Omega + 0\Omega + 4.7\Omega} \approx 3.5A \quad (5)$$

したがって、ドライバのピーク・シンク電流は各チャンネルで 3.5A です。

推定ピーク電流は PCB レイアウトと負荷容量によっても影響されることに注意します。ゲート・ドライバのループの寄生インダクタンスは、ピーク・ゲート駆動電流を遅れさせ、オーバーシュートとアンダーシュートを発生させる可能性があります。そのため、ゲート・ドライバのループをできるだけ小さくすることを強く推奨します。一方、パワー・トランジスタの負荷容量 (C_{ISS}) が非常に小さい (通常 1nF 未満) 場合、ピーク・ソース/シンク電流はループ寄生素子に支配されます。なぜなら、立ち上がりおよび立ち下がり時間が非常に小さく、寄生リンギングの周期に近いからです。

9.2.2.4 ゲート・ドライバの電力損失の推定

ゲート・ドライバ・サブシステムの総合損失 P_G には、UCC21530-Q1 (P_{GD}) の電力損失と、外部ゲート・ドライブ抵抗などの周辺回路の電力損失が含まれます。ブートストラップ・ダイオードの損失は P_G に含まれず、このセクションでは触れません。

P_{GD} は、UCC21530-Q1 の熱的安定性に関連する制限値を決定する主要な電力損失で、複数の要因からの損失を計算することにより推定できます。

第 1 の要因は静的電力損失 P_{GDQ} です。これにはドライバの静止電力損失と、特定のスイッチング周波数で動作しているドライバの自己消費電力が含まれます。 P_{GDQ} は、与えられた V_{CCI} 、 V_{DDA}/V_{DDB} 、スイッチング周波数、周囲温度において、 $OUTA$ と $OUTB$ に負荷が接続されていない状態でベンチ測定されます。無負荷時の出力チャンネルごとの消費電流と動作周波数との関係を、[図 6-4](#) に示します。この例では、 $V_{CCI} = 5V$ 、 $V_{VDD} - V_{VSS} = 19V$ です。 INA/INB を 0V から 3.3V まで 100kHz でスイッチングした場合の各電源の電流は、 $I_{VCCI} \approx 2.5mA$ 、 $I_{VDDA} = I_{V DDB} \approx 1.5mA$ と測定されます。その結果、 P_{GDQ} は以下の式で計算できます。

$$P_{GDQ} = V_{VCCI} \times I_{VCCI} + (V_{VDDA} - V_{VSSA}) \times I_{DDB} + (V_{V DDB} - V_{VSSB}) \times I_{DDB} \approx 70mW \quad (6)$$

第 2 の要因は、各スイッチング・サイクル中にドライバが負荷を充放電する際の、与えられた負荷容量でのスイッチング動作損失 P_{GDO} です。負荷スイッチングによる総合動的損失 P_{GSW} は以下の式で推定できます。

$$P_{GSW} = 2 \times (V_{DD} - V_{SS}) \times Q_G \times f_{SW} \quad (7)$$

ここで

- Q_G はパワー・トランジスタのゲート電荷です。

ターンオン / ターンオフするために分割レールを使う場合、 V_{DD} は正レールと負レールの差に等しくなります。

そのためこのアプリケーション例の場合、以下の式で表されます。

$$P_{GSW} = 2 \times 19V \times 35nC \times 100kHz = 133mW \quad (8)$$

Q_G は、20A で 600V をスイッチングするパワー・トランジスタの総ゲート電荷量を表します。テスト条件が変わると、この値も変わる可能性があります。UCC21530-Q1 の出力段のゲート・ドライバ損失 (P_{GDO}) は P_{GSW} の一部です。外部ゲート・ドライバ抵抗がゼロの場合、 P_{GDO} は P_{GSW} と等しくなり、すべてのゲート・ドライバ損失は UCC21530-Q1 の内部で消費されます。外部ターンオンおよびターンオフ抵抗が存在する場合、総合損失はゲート・ドライバのプルアップ / ダウン抵抗と外部ゲート抵抗との間で分配されます。ソース / シンク電流が 4A/6A に飽和していない場合、プルアップ / ダウン抵抗は線形かつ固定ですが、ソース / シンク電流が飽和している場合、プルアップ / ダウン抵抗は非線形であることに注意します。そのため、これらの 2 つの条件によって P_{GDO} は異なります。

ケース 1 - 線形のプルアップ / ダウン抵抗:

$$P_{GDO} = P_{GSW} \times \left(\frac{R_{OH} \parallel R_{NMOS}}{R_{OH} \parallel R_{NMOS} + R_{ON} + R_{GFET_Int}} + \frac{R_{OL}}{R_{OL} + R_{OFF} \parallel R_{ON} + R_{GFET_Int}} \right) \quad (9)$$

この設計例では、想定されるすべてのソース / シンク電流は 4A/6A 未満であるため、UCC21530-Q1 のゲート・ドライバ損失は以下の式で推定できます。

$$P_{GDO} = 133mW \times \left(\frac{5\Omega \parallel 1.47\Omega}{5\Omega \parallel 1.47\Omega + 2.2\Omega + 4.7\Omega} + \frac{0.55\Omega}{0.55\Omega + 0\Omega + 4.7\Omega} \right) \approx 33mW \quad (10)$$

ケース 2 - 非線形のプルアップ / ダウン抵抗:

$$P_{GDO} = 2 \times f_{SW} \times \left[4A \times \int_0^{T_{R_Sys}} (V_{DD} - V_{OUTA/B}(t)) dt + 6A \times \int_0^{T_{F_Sys}} (V_{OUTA/B}(t) - V_{SS}) dt \right] \quad (11)$$

ここで

- $V_{OUTA/B}(t)$ は、ターンオンおよびオフ過渡時のゲート・ドライバ (OUTA、OUTB) のピン電圧であり、定電流源 (ターンオン時に 4A、ターンオフ時に 6A) が負荷コンデンサを充電 / 放電するものとして簡略化できます。その結果、 $V_{OUTA/B}(t)$ 波形は線形となり、 T_{R_Sys} と T_{F_Sys} は簡単に予測できます。

一部の条件で、プルアップ回路とプルダウン回路のどちらかのみが飽和し、他方が飽和していない場合、 P_{GDO} はケース 1 とケース 2 の組み合わせとなり、上記の説明に基づいて、プルアップとプルダウンに対して式を簡単に特定できます。その結果、ゲート・ドライバ UCC21530-Q1 で消費される全ゲート・ドライバ損失 P_{GD} は以下の式で表されます。

$$P_{GD} = P_{GDQ} + P_{GDO} \quad (12)$$

これは、本設計例では 103mW に相当します。

9.2.2.5 接合部温度の推定

UCC21530-Q1 の接合部温度は以下の式で推定できます。

$$T_J = T_C + \Psi_{JT} \times P_{GD} \quad (13)$$

ここで

- T_J は接合部温度です。
- T_C は、熱電対またはその他の手段で測定された UCC21530-Q1 のケース上面温度です。
- Ψ_{JT} は、[セクション 6.4](#) の表に記載されている、接合部から上面への熱特性パラメータです。

接合部からケースへの熱抵抗 ($R_{\Theta JC}$) の代わりに接合部から上面への熱特性パラメータ (Ψ_{JT}) を使用することで、接合部温度の推定の精度を大幅に向上させることができます。ほとんどの IC の熱エネルギーの大半は、パッケージのリードを経由して PCB に放散されるのに対して、全エネルギーのごく一部のみがケース上面から放散されます (通常は熱電対で測定されます)。 $R_{\Theta JC}$ は、熱エネルギーの大部分がケースを通して放散される場合 (例: 金属パッケージが使われている場合、IC パッケージにヒートシンクが取り付けられている場合) にのみ有効に使用できます。それ以外の場合に $R_{\Theta JC}$ を使っても、真の接合部温度を正確に推定することはできません。 Ψ_{JT} は、IC の上面を通して放散されるエネルギー量が、テスト環境とアプリケーション環境で同等であると仮定することで実験的に求められます。推奨レイアウト・ガイドラインが守られている限り、接合部温度は数°C以内の精度で推定できます。詳細については、[セクション 9.1](#) と『[半導体および IC パッケージの熱評価基準](#)』アプリケーション・レポートを参照してください。

9.2.2.6 VCCI、VDDA/B コンデンサの選択

VCCI、VDDA、VDDB のバイパス・コンデンサは、信頼性を高めるために不可欠です。十分な電圧定格、温度係数、静電容量許容差を持つ、低 ESR/ESL で表面実装型の多層セラミック・コンデンサ (MLCC) を推奨します。MLCC の DC バイアスは実際の容量値に影響を与えることに注意します。たとえば、25V、1 μ F X7R のコンデンサは、15V_{DC} の DC バイアスを印加した場合、わずか 500nF として測定されます。

9.2.2.6.1 VCCI コンデンサの選択

VCCI に接続されたバイパス・コンデンサは、1 次側ロジックに必要な過渡電流と総消費電流に対応しますが、これはわずか数 mA です。したがって、この用途には 100nF 以上の 50V MLCC を推奨します。バイアス電源出力が VCCI ピンから比較的離れた場所にある場合、1 μ F 以上の値のタンタルまたは電解コンデンサを MLCC と並列に配置する必要があります。

9.2.2.7 他のアプリケーション回路の例

理想的でない PCB レイアウトと長いパッケージ・リード (TO-220 および TO-247 タイプのパッケージなど) によって寄生インダクタンスが付くと、高 di/dt および dv/dt スwitchング中、パワー・トランジスタのゲート - ソース間駆動電圧にリンギングが生じる可能性があります。リンギングがスレッシュホールド電圧を上回る場合、予期しないターンオンのリスクがあり、貫通電流のリスクさえあります。ゲート駆動に負のバイアスを印加することは、このようなリンギングをスレッシュホールドよりも低く保つための一般的な方法です。負のゲート駆動バイアスの実装方法の例をいくつか以下に示します。

正および負の駆動電圧を生成するために 2 つの独立した電力を使用する代わりに、絶縁型電源の出力段でツェナー・ダイオードを使用してチャネル A のドライバを負バイアスでオフにする例を、[図 9-2](#) に示します。この負バイアスはツェナー・ダイオード電圧によって設定されます。絶縁型電源 V_A の電圧が 19V の場合、ターンオフ電圧は -3.9V、ターンオン電圧は $19V - 3.9V \approx 15V$ です。チャネル B のドライバ回路は、チャネル A と同じです。そのため、この構成ではドライバの各チャネルについて 1 つの電源しか必要とせず、 R_Z によって定常的に電力が消費されます。




図 9-2. 絶縁型バイアス電源の出力に接続したツェナー・ダイオードによる負バイアス印加

ブートストラップを使用してチャンネル A に電力を供給する別の例を、[図 9-3](#) に示します。このソリューションには負のレール電圧がないため、リングングが少ない回路や、スレッショルド電圧が高い電源デバイスにのみ適しています。




図 9-3. ハイサイド・デバイス用のブートストラップ電源

図 9-4 に示す最後の例は単一電源構成で、ゲート・ドライブ・ループ内のツェナー・ダイオードによって負バイアスを生成しています。この方法の利点は、1 つの電源のみを使い、ブートストラップ電源をハイサイド駆動に使えることです。この設計は、3 つの方法のうちでコストと設計工数が最も少なく済みます。しかし、この方法には以下の制約があります。

- 負のゲート駆動バイアスはツェナー・ダイオードのみによって決まるのではなく、デューティ・サイクルによっても影響されます。これは、デューティ・サイクルが変化すると負バイアス電圧が変化することを意味しています。そのため、固定デューティ・サイクル (約 50%) のコンバータ (例: 可変周波数共振コンバータ、位相シフト・コンバータ) がこの方法に適しています。
- 推奨電源電圧範囲を維持するには、ハイサイド $VDDA-VSSA$ として十分な電圧を維持する必要があります。これは、ブートストラップ・コンデンサをリフレッシュするために、各スイッチング・サイクルの間、ローサイド・スイッチをターンオンさせ、またはボディ・ダイオード (または逆並列ダイオード) にフリーホイール電流を流す必要があることを意味します。そのため、他の 2 つの回路例と同様のハイサイド専用電源を使わない限り、ハイサイドを 100% デューティ・サイクルにすることはできません。




図 9-4. 1 つの電源とゲート駆動経路内のツェナー・ダイオードによる負バイアス印加

9.2.3 アプリケーション曲線

図 9-5 に、インダクタ負荷として L1 を使用する複数パルスのベンチ・テスト回路を示します。また、ドライバと SiC MOSFET のスイッチング過渡をさまざまな負荷条件のもとで評価するため、制御パルスのグループが生成されます。テスト条件は次のとおりです。V_{DC-Link} = 600V、V_{CC} = 5V、V_{DD} = 15V、V_{SS} = -4V、f_{SW} = 500kHz、R_{ON} = 5.1Ω、R_{OFF} = 1.0Ω。約 20A の電流でのオン/オフ波形を、図 9-6 に示します。

チャンネル 1 (黄): ローサイド MOSFET のゲートとソースの間の電圧信号。

チャンネル 2 (青): ハイサイド MOSFET のゲートとソースの間の電圧信号。

チャンネル 3 (ピンク): ローサイド MOSFET のドレインとソースの間の電圧信号。

チャンネル 4 (緑): ローサイド MOSFET のドレインとソースの間の電流信号。

図 9-6 で、ハイサイドとローサイドのパワー・トランジスタのゲート駆動信号のデッドタイムは 100ns で、どちらの信号も 500MHz 以上の帯域幅を持つプローブで測定されます。




図 9-5. SiC MOSFET スイッチングを使用したベンチ・テスト回路



図 9-6. SiC MOSFET のスイッチング波形

電源に関する推奨事項

UCC21530-Q1 の推奨入力電源電圧 (VCCI) は 3V~18V です。出力バイアス電源電圧 (VDDA/Vddb) 範囲は、UCC21530-Q1 のどのバージョンを使用しているかによって異なります。このバイアス電源範囲の下限は、各デバイスの内部低電圧誤動作防止 (UVLO) 保護機能によって制御されます。VDD または VCCI が、それぞれの UVLO スレッショルドを下回らないようにする必要があります (UVLO の詳細については、[セクション 8.3.1](#) を参照)。VDDA/Vddb 範囲の上限は、UCC21530-Q1 によって駆動されるパワー・デバイスの最大ゲート電圧で決まります。UCC21530-Q1 のすべてのバージョンで、推奨される最大 VDDA/Vddb は 25V です。

VDD ピンと VSS ピンの間にローカル・バイパス・コンデンサを配置する必要があります。このコンデンサは、デバイスにできる限り近づけて配置する必要があります。低 ESR の表面実装型セラミック・コンデンサを推奨します。さらに 2 つのコンデンサの配置を推奨します。1 つはデバイスをバイアスするための 220nF~10μF のコンデンサ、もう 1 つは高周波フィルタ用の 100nF のコンデンサを並列に配置します。

同様に、VCCI ピンと GND ピンの間にもバイパス・コンデンサを配置する必要があります。UCC21530-Q1 の入力側の論理回路が消費する電流は小さいため、このバイパス・コンデンサの推奨される最小値は 100nF です。

9 レイアウト

9.1 レイアウトのガイドライン

UCC21530-Q1 の性能を最適化するには、以下の PCB レイアウト・ガイドラインを考慮してください。

9.1.1 部品の配置に関する注意事項

- 外付けパワー・トランジスタをターンオンさせる際の大きなピーク電流に対応するため、VCCI ピンと GND ピンの間と VDD ピンと VSS ピンの間に低 ESR かつ低 ESL のコンデンサを本デバイスに近接して接続する必要があります。
- ブリッジ構成のスイッチ・ノード VSSA (HS) ピンでの大きな負の過渡を防止するため、上側トランジスタのソースと下側トランジスタのソースとの間の寄生インダクタンスを最小限に抑える必要があります。
- 離れた場所にあるマイコンで EN ピンを駆動する際のノイズ耐性を向上させるため、EN ピンと GND との間に小容量のバイパス・コンデンサ (1nF 以上) を追加することを推奨します。
- デッド・タイム機能を使う場合、内部デッド・タイム回路にノイズが意図せず結合することを防ぐため、設定抵抗 R_{DT} とバイパス・コンデンサを UCC21530-Q1 の DT ピンに近接して配置することを推奨します。このバイパス・コンデンサは 2.2nF 以上とします。

9.1.2 接地に関する注意事項

- トランジスタのゲートを充放電する大きなピーク電流を、最小限の物理的面積内にとどめることは不可欠です。そうすることで、ループのインダクタンスが小さくなり、トランジスタのゲート端子のノイズが最小限に抑えられます。ゲート・ドライバは、トランジスタのできるだけ近くに配置する必要があります。
- ブートストラップ・コンデンサ、ブートストラップ・ダイオード、VSSB に対するローカル・バイパス・コンデンサ、ローサイド・トランジスタのボディ / 逆並列ダイオードを含む大電流経路に注意を払います。ブートストラップ・コンデンサは、VDD バイパス・コンデンサによってブートストラップ・ダイオードを通してサイクルごとに再充電されます。この再充電は短い時間間隔で行われ、大きなピーク電流を必要とします。回路基板上のループの長さや面積を最小化することは、動作の信頼性を確保する上で重要です。

9.1.3 高電圧に関する注意事項

- 1 次側と 2 次側との間の絶縁性能を確保するため、ドライバ・デバイスの下には PCB パターンも銅箔も配置しないようにします。絶縁性能を低下させるおそれがある汚染を防止するため、PCB カットアウトを推奨します。
- ハーフブリッジまたはハイサイド / ローサイド構成の場合、PCB レイアウトのハイサイドのパターンとローサイドのパターンの空間距離を最大限に広げます。

9.1.4 熱に関する注意事項

- 駆動電圧が高い、負荷が重い、スイッチング周波数が高い、のいずれかの場合、UCC21530-Q1 は大きな電力を消費する可能性があります (詳細については [セクション 9.2.2.4](#) を参照)。適切な PCB レイアウトは、デバイスから PCB に熱を放散し、接合部から基板への熱インピーダンス (θ_{JB}) を最小化するのに役立ちます。
- VDDA、VDDB、VSSA、VSSB ピンに接続する PCB 銅箔の面積を増やすことをお勧めします。VSSA および VSSB との接続を特に優先して最大化してください (図 9-2 と図 9-3 を参照)。しかし、上述の高電圧 PCB に関する注意事項は守る必要があります。
- システムに複数の層が存在する場合、VDDA、VDDB、VSSA、VSSB ピンを内部グランドまたは電源プレーンに適切なサイズの複数のビアで接続することも推奨します。異なる高電圧プレーンのパターン / 銅箔が重ならないようにします。

9.2 レイアウト例

2 層 PCB レイアウトの例を、[図 9-1](#) に示します。この図では、信号と主要なコンポーネントにラベル付けされています。




図 9-1. レイアウト例

上層と下層のパターンと銅箔を、[図 9-2](#) と [図 9-3](#) に示します。

注

1 次側と 2 次側のために PCB パターンも銅箔も存在しないため、絶縁性能を確保できます。

高電圧動作に備えて沿面距離を最大化するため、出力段のハイサイド・ゲート・ドライバとローサイド・ゲート・ドライバの間の PCB パターンは拡大されています。これにより、高 dv/dt が発生する可能性があるスイッチング・ノード VSSA (SW) とローサイド・ゲート駆動の間の寄生容量結合によるクロストークも最小化されます。




図 9-2. 上層のパターンと銅箔

図 9-3. 下層のパターンと銅箔

3D レイアウト画像 (上面図と底面図) を、[図 9-4](#) と [図 9-5](#) に示します。

注

1 次側と 2 次側の間での PCB カットアウトの場所に注意します。これにより、絶縁性能を確保しています。




図 9-4. PCB の 3D 上面図




図 9-5. PCB の 3D 底面図

10 デバイスおよびドキュメントのサポート

10.1 ドキュメントのサポート

10.1.1 関連資料

関連資料については、以下を参照してください。

- [絶縁の用語集](#)

10.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、[ti.com](#) のデバイス製品フォルダを開いてください。右上の「アラートを受け取る」をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取れます。変更の詳細については、修正されたドキュメントに含まれている改訂履歴をご覧ください。

10.3 コミュニティ・リソース

10.4 商標

すべての商標は、それぞれの所有者に帰属します。

メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに対して提供されている最新のデータです。このデータは予告なく変更されることがあり、ドキュメントが改訂される場合もあります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

PACKAGING INFORMATION

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
PUCC21530QDWKQ1	OBSOLETE	SOIC	DWK	14		TBD	Call TI	Call TI			
UCC21530BQDWKQ1	LIFEBUY	SOIC	DWK	14	40	RoHS & Green	NIPDAU	Level-3-260C-168 HR	-40 to 125	U21530BQ	
UCC21530BQDWKRQ1	ACTIVE	SOIC	DWK	14	2000	RoHS & Green	NIPDAU	Level-3-260C-168 HR	-40 to 125	U21530BQ	Samples
UCC21530QDWKQ1	LIFEBUY	SOIC	DWK	14	40	RoHS & Green	NIPDAU	Level-3-260C-168 HR	-40 to 125	UCC21530Q	
UCC21530QDWKRQ1	ACTIVE	SOIC	DWK	14	2000	RoHS & Green	NIPDAU	Level-3-260C-168 HR	-40 to 125	UCC21530Q	Samples

(1) The marketing status values are defined as follows:

ACTIVE: Product device recommended for new designs.

LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

PREVIEW: Device has been announced but is not in production. Samples may or may not be available.

OBSOLETE: TI has discontinued the production of the device.

(2) **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based flame retardants must also meet the <=1000ppm threshold requirement.

(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.

(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.

(6) Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and

continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF UCC21530-Q1 :

- Catalog : [UCC21530](#)

NOTE: Qualified Version Definitions:


- Catalog - TI's standard catalog product

PACKAGE OUTLINE

DWK0014A

SOIC - 2.65 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



4224374/A 06/2018

NOTES:


1. All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm, per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm, per side.
5. Reference JEDEC registration MS-013.

EXAMPLE BOARD LAYOUT


DWK0014A

SOIC - 2.65 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



LAND PATTERN EXAMPLE
SCALE:4X



SOLDER MASK DETAILS

4224374/A 06/2018

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DWK0014A

SOIC - 2.65 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

重要なお知らせと免責事項

TI は、技術データと信頼性データ(データシートを含みます)、設計リソース(リファレンス・デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、または [ti.com](#) やかかる TI 製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、TI はそれらに異議を唱え、拒否します。

郵送先住所 : Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2024, Texas Instruments Incorporated