

TI Designs: TIDA-01346

40fs未満のジッタ(100Hz~100MHz)を実現する複数PLLの組み合わせのリファレンス・デザイン



概要

TIDA-01346デザインは、2つのLMX2594シンセサイザを組み合わせ使用し、1つのシンセサイザでは不可能な低いノイズとジッタを実現します。同位相の2つのシンセサイザの出力を組み合わせることで、出力電力が6dB上昇し、ノイズ電力は3dBしか上昇しないことから、理論上は位相ノイズが3dB減少します。LMX2594にはSYNC機能があり、位相をプログラム可能なため、この用途に理想的なシンセサイザです。これによって、電源投入のサイクル間で2つのシンセサイザの位相関係を一定に保つことができ、設計に含まれる反復的な位相誤差を微調整により取り除くこともできます。

リソース

TIDA-01346	デザイン・フォルダ
PLLATINUMSIM-SW	PLLatinum Simulatorソフトウェア
TICSPRO-SW	TICSPROソフトウェア



特長

- 5MHz~1400MHzの入力クロック周波数
- 1.8GHz~12.5GHzの出力周波数範囲
- 40fs未満のジッタ

アプリケーション

- [ワイヤレス通信テスター](#)
- [半導体テスター](#)
- [信号生成器](#)
- [関数/任意波形の生成器](#)
- [オシロスコープ](#)
- [スペクトラム・アナライザ](#)
- [ベクタ信号解析器](#)
- [ネットワーク・アナライザ](#)
- [レーダー](#)
- [軍需/ターゲット認識](#)

E2Eエキスパートに質問



使用許可、知的財産、その他免責事項は、最終ページにあるIMPORTANT NOTICE(重要な注意事項)をご参照くださいますようお願いいたします。英語版のTI製品についての情報を翻訳したこの資料は、製品の概要を確認する目的で便宜的に提供しているものです。該当する正式な英語版の最新情報は、www.ti.comで閲覧でき、その内容が常に優先されます。TIでは翻訳の正確性および妥当性につきましては一切保証いたしません。実際の設計などの前には、必ず最新版の英語版をご参照くださいますようお願いいたします。

1 System Description

The TIDA-01346 design uses two LMX2594 synthesizers in combination to produce lower noise than is possible with just one. By combining the output of two synthesizers that are in phase, a theoretical 3-dB phase noise benefit is possible due to the output power being 6-dB higher while the noise power is only 3-dB higher. The LMX2594 is an ideal synthesizer for this application because it has a SYNC feature that allows it to have deterministic and repeatable phase as well as a programmable phase that can be used to correct for any phase error due to trace mismatches or any other factors. The design demonstrates this concept with only two synthesizers, but it can be expanded to use more synthesizers for an even greater benefit.

A low-noise reference is sent through the OSCin pin which is sent to both LMX2594 synthesizers. The outputs of these devices is then with a Mini-Circuits EP2C+ combiner for the final output. The footprints of C13 and C13p should have the capacitor in the C30p footprint, likewise for the C30 and C30p capacitor shared footprint. If the user switches the footprints the other way, this configuration can be used as the SYNC reference design (TIDA-01410). A SYNC connector is included, which necessary where the SYNC is timing critical (as described in the datasheet).

Test equipment often needs an internal signal source to clock data converters, downconvert the input signal, or go generate an output signal. In the case where the signal source is used to clock a data converter, the jitter of the clock can limit the bit resolution, especially at higher clock speeds. When downconverting signals, the noise of this signal source can limit the noise floor of the instrument, and when producing a signal, the noise of this source limits the noise quality of the output signal. In all three, cases, there is a need to produce a clean signal for the test equipment. This therefore makes this reference design useful for wireless testers, semiconductor testers, signal generators, spectrum analyzers, vector signal analyzers, network analyzers, oscilloscopes and function/ arbitrary waveform generators.

There is a very broad class of other applications that can benefit from better phase noise as well. For instance, good close-in phase noise translates to better ability to discern objects that are closer together, which is applicable to RADAR and munitions and targeting.

1.1 Key System Specifications

表 1. Key System Specifications


PARAMETER	VALUE	COMMENTS
Input frequency range	5 MHz to 1400 MHz	100-MHz Wenzel oscillator recommended
Output frequency range	1.8 GHz to 12.5 GHz	9 GHz typical System output frequency range is limited by the combiner: LMX2594 frequency range: 10 MHz to 15 GHz Combiner frequency range: 1.8 to 12.5 GHz
Input voltage range	3.15 V to 3.45 V	3.3 V typical
Jitter	40 fs typical	—

表 2. Loop Filter Specifications

PARAMETER	VALUE	COMMENTS
VCO frequency	7.5 GHz to 15 GHz	The loop filter is optimized for the highest charge pump gain and a 200-MHz phase detector frequency. If the phase detector or charge pump gain is changed significantly, then the loop filter remains stable; however, in an ideal situation the loop filter should be redesigned for optimal performance
Phase detector frequency	200 MHz	
Charge pump gain	15 mA	
Loop bandwidth	250 kHz	
C1_LF	0.39 nF	
C2_LF	68 nF	
C3_LF	1.8 nF	
R2_LF	68 Ω	
R3_LF	18 Ω	

2 System Overview

2.1 Block Diagram



Copyright © 2017, Texas Instruments Incorporated

図 1. Block Diagram

2.2 System Design Theory

The TIDA-01346 consists of two LMX2594 devices in a parallel combination. The key concept is that the signal theoretically adds by 6 dB, while the phase noise only adds 3 dB.

Even if the two signals are not perfectly in phase the majority of the phase noise benefit is realized. To illustrate this concept, consider two signals of the same amplitude and frequency but with a phase error of θ . In this case, the designer can determine that the output power is increased by a factor of:

$10 \times \log[2 + 2 \times \cos(\theta)]$. The maximum power is attained when θ is zero degrees; however, even if θ is off by a small value, the increase in output power is still close to the maximum benefit.

As [Fig 2](#) shows, a phase error of 30° still reaches within 0.3 dB of the ideal phase noise benefit. The combiner may have losses, but these apply to the noise as well as the intended signal, so they do not impact the phase noise. As the jitter is proportional to the square root of the phase noise, this implies that the combination of the two synthesizers reduces the jitter by a factor of $1/\sqrt{2}$, which corresponds to an approximate 30% reduction.




Fig 2. Theoretical Power Increase by Combining Two Signals

2.3 Design Considerations

Imperfections in board layout, component placement, and components themselves can introduce phase error at the combiner input. This phase error does not have much impact unless it is larger than approximately 30° . At higher frequencies, the MASH_SEED programmable field can be used to optimize the output power and jitter to correct for this phase error. Note that MASH_SEED for the test results in this document.

This design is based on the assumption that the designer is using a very clean input reference. If the noise of the reference is not clean enough, this noise dominates inside the loop bandwidth of the PLL and the full benefit cannot be realized

2.4 Highlighted Products


2.4.1 LMX2594

The LMX2594 is a high-performance, wideband PLL with integrated VCOs that can generate any frequency from 10 MHz to 15 GHz without using an internal doubler, thus eliminating the need for sub-harmonic filters. The high-performance PLL with figure of merit of -236 dBc/Hz and high phase detector frequency can attain very low in-band noise and integrated jitter. The high-speed N-divider has no pre-divider, thus significantly reducing the amplitude and number of spurs. A programmable input multiplier is also available to mitigate integer boundary spurs. The LMX2594 allows users to synchronize the output of multiple devices and also enables applications that require deterministic delay between input and output. A frequency ramp generator can synthesize up to two segments of ramp in an automatic ramp generation option or a manual option for maximum flexibility. The fast calibration algorithm allows changing frequencies faster than $20 \mu\text{s}$. The LMX2594 adds support for generating or repeating SYSREF (compliant to JESD204B standard) making it an ideal low-noise clock source for high-speed data converters. Fine delay adjustment (9-ps resolution) is provided in this configuration to account for delay differences of board traces. The output drivers within LMX2594 delivers output power as high as 7 dBm at a 15-GHz carrier frequency. The device runs from a single 3.3-V supply and has integrated low dropout regulators (LDOs) that eliminate the requirement for onboard LDOs.

3 Getting Started Hardware and Software

3.1 Hardware Setup

☒ 3 shows an outline of the hardware setup.



☒ 3. Hardware Setup

3.1.1 Power

Set the power supply to 3.3 V and connect this to Vcc. Set the current limit to 1 A.

3.1.2 Input Signal

The input signal is critical and must be low noise, as this noise moves directly to the output. TI recommends the use of a 100-MHz Wenzel oscillator.

注: If using a noisy signal source, such as a signal generator, be aware that this can dominate close-in phase noise.

3.1.3 Output Signal

Connect SumRFout to a phase-noise analyzer. Ensure that C13p and C30p are in place (not C13 and C30).

3.1.4 Programming Interface

3.1.4.1 USB2ANY Interface


Connect the laptop to the board using the USB2ANY or ReferencePro interface. For more details, refer to the [LMX2594 EVM Instructions – 15-GHz Wideband Low Noise PLL With Integrated VCO](#) user's guide[1]. Note that the reference source from the ReferencePro board is not clean enough to power this reference design.

3.1.4.2 Programming Switches

This reference design has two banks of switches, one for each LMX2594 synthesizer. Each set of switches has four switches for CSB, SCK, SDA, and MUXout and all four switches in the set should be either ON or OFF altogether. If both sets of switches are ON, then both devices are programmed to the same setting. However, if the designer wants to program the synthesizers to different settings, as would be the case when using MASH_SEED, then the switches on one of the devices can be turned OFF so that the other device is not programmed. With this set of instructions using switches, a single programming interface can be used to program both devices.

3.2 Software

3.2.1 Download Texas Instruments Clock and Synthesizers (TICS) Pro Software

1. Download the TICS Pro software from TI.com: <http://www.ti.com/tool/TICSPRO-SW>.
2. To start the software, open the *TICS PRO.exe* from the installed directory.  4 shows the user interface.




図 4. TICSPRO Software Setup

4 Testing and Results

4.1 Test Setup

The following test setup that [Figure 5](#) shows was used to create the measurements for the test data.




Figure 5. Test Setup

4.2 Test Data

Test results were taken using the E5053 phase-noise analyzer. Measuring the phase noise of a single synthesizer required powering down the other synthesizer, but no adjustments were made to the hardware.

4.2.1 Results at 9 GHz

表 3. Reference Design Results at 9 GHz

OFFSET FREQUENCY	COMBINED RESULT	PLL 1 RESULT	PLL2 RESULT
100 Hz	- 90.8 dBc/Hz	- 88.6 dBc/Hz	- 88.0 dBc/Hz
1 kHz	-100.8 dBc/Hz	-98.3 dBc/Hz	-98.1 dBc/Hz
10 kHz	-110.6 dBc/Hz	-107.7 dBc/Hz	-108.2 dBc/Hz
100 kHz	-112.9 dBc/Hz	-110.4 dBc/Hz	-111.0 dBc/Hz
1 MHz	-127.1 dBc/Hz	-123.6 dBc/Hz	-123.0 dBc/Hz
10 MHz	-150.5 dBc/Hz	-147.5 dBc/Hz	-147.3 dBc/Hz
90 MHz	-158.3 dBc/Hz	-156.9 dBc/Hz	-156.9 dBc/Hz
Jitter (100Hz to 100 MHz)	38.3 fs	53.5 fs	53.5 fs




図 6. Combination Board Results at 9 GHz




図 7. Phase Noise of Combined and Individual PLLs

5 Design Files

5.1 Schematics


To download the schematics, see the design files at [TIDA-01346](#).

5.2 Bill of Materials

To download the bill of materials (BOM), see the design files at [TIDA-01346](#).

5.3 PCB Layout Recommendations

☒ 8 shows the layer stackup information for the TIDA-01346 design.



☒ 8. TIDA-01346 Layer Stackup Information

Rogers 4003 was chosen for high-frequency performance.

5.3.1 Layout Prints


To download the layer plots, see the design files at [TIDA-01346](#).

5.3.2 Layout Guidelines

The following guidelines list the ideal layout:

- Place capacitors close to the pins.
- Ensure that the input signal trace is well-matched.
- For the routing of the outputs, single-ended is chosen so that trace lengths can be kept short and equal length. Pullup components should be as close to the pin as possible. The unused side was sent to the back side of the board through a via with the loading symmetrical to the used side.

☒ 9 shows an example layout of the LMX2594 board.



☒ 9. LMX2594 Layout Example

For more information, refer to the LMX2594 datasheet ([SNAS696](#)).

5.4 Altium Project

To download the Altium project files, see the design files at [TIDA-01346](#).

5.5 Gerber Files

To download the Gerber files, see the design files at [TIDA-01346](#).

5.6 Assembly Drawings

To download the assembly drawings, see the design files at [TIDA-01346](#).

6 Software Files

To download the software files, see the design files at [TIDA-01346](#).

7 Related Documentation

1. Texas Instrument, [LMX2594 EVM Instructions – 15-GHz Wideband Low Noise PLL With Integrated VCO](#), LMX2594 User's Guide (SNAU210)
2. Texas Instruments, [LMX2594 15 GHz Wideband PLLatinum™ RF Synthesizer With Phase Synchronization and JESD204B Support](#), LMX2594 Datasheet (SNAS696)
3. Texas Instruments, [LMX2594EVM High Performance, Wideband PLLatinum™ RF Synthesizer Evaluation Board Operating Instructions](#), User's Guide (SNAU195)

7.1 商標

All trademarks are the property of their respective owners.

8 About the Author

DEAN BANERJEE is an applications engineer with Texas Instruments working with PLL synthesizers and is the author of [PLL Performance, Simulation, and Design](#).

改訂履歴A

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

2017年4月発行のものから更新

Page

-
- from "noise theoretically adds by 6 dB" to "signal theoretically adds by 6 dB" 変更 5
-

TIの設計情報およびリソースに関する重要な注意事項

Texas Instruments Incorporated ("TI")の技術、アプリケーションその他設計に関する助言、サービスまたは情報は、TI製品を組み込んだアプリケーションを開発する設計者に役立つことを目的として提供するものです。これにはリファレンス設計や、評価モジュールに関する資料が含まれますが、これらに限られません。以下、これらを総称して「TIリソース」と呼びます。いかなる方法であっても、TIリソースのいずれかをダウンロード、アクセス、または使用した場合、お客様(個人、または会社を代表している場合にはお客様の会社)は、これらのリソースをここに記載された目的にのみ使用し、この注意事項の条項に従うことに合意したものとします。

TIによるTIリソースの提供は、TI製品に対する該当の発行済み保証事項または免責事項を拡張またはいかなる形でも変更するものではなく、これらのTIリソースを提供することによって、TIにはいかなる追加義務も責任も発生しないものとします。TIは、自社のTIリソースに訂正、拡張、改良、およびその他の変更を加える権利を留保します。

お客様は、自らのアプリケーションの設計において、ご自身が独自に分析、評価、判断を行う責任がお客様にあり、お客様のアプリケーション(および、お客様のアプリケーションに使用されるすべてのTI製品)の安全性、および該当するすべての規制、法、その他適用される要件への遵守を保証するすべての責任をお客様のみが負うことを理解し、合意するものとします。お客様は、自身のアプリケーションに関して、(1) 故障による危険な結果を予測し、(2) 障害とその結果を監視し、および、(3) 損害を引き起こす障害の可能性を減らし、適切な対策を行う目的で、安全策を開発し実装するために必要な、すべての技術を保持していることを表明するものとします。お客様は、TI製品を含むアプリケーションを使用または配布する前に、それらのアプリケーション、およびアプリケーションに使用されているTI製品の機能性を完全にテストすることに合意するものとします。TIは、特定のTIリソース用に発行されたドキュメントで明示的に記載されているもの以外のテストを実行していません。

お客様は、個別のTIリソースにつき、当該TIリソースに記載されているTI製品を含むアプリケーションの開発に関連する目的でのみ、使用、コピー、変更することが許可されています。明示的または黙示的を問わず、禁反言の法理その他どのような理由でも、他のTIの知的所有権に対するその他のライセンスは付与されません。また、TIまたは他のいかなる第三者のテクノロジーまたは知的所有権についても、いかなるライセンスも付与されるものではありません。付与されないものには、TI製品またはサービスが使用される組み合わせ、機械、プロセスに関連する特許権、著作権、回路配置利用権、その他の知的所有権が含まれますが、これらに限られません。第三者の製品やサービスに関する、またはそれらを参照する情報は、そのような製品またはサービスを利用するライセンスを構成するものではなく、それらに対する保証または推奨を意味するものでもありません。TIリソースを使用するため、第三者の特許または他の知的所有権に基づく第三者からのライセンス、あるいはTIの特許または他の知的所有権に基づくTIからのライセンスが必要な場合があります。

TIのリソースは、それに含まれるあらゆる欠陥も含めて、「現状のまま」提供されます。TIは、TIリソースまたはその仕様に関して、明示的か暗黙的にかかわらず、他のいかなる保証または表明も行いません。これには、正確性または完全性、権原、続発性の障害に関する保証、および商品性、特定目的への適合性、第三者の知的所有権の非侵害に対する黙示的保証が含まれますが、これらに限られません。

TIは、いかなる苦情に対しても、お客様への弁済または補償を行う義務はなく、行わないものとします。これには、任意の製品の組み合わせに関連する、またはそれらに基づく侵害の請求も含まれますが、これらに限られず、またその事実についてTIリソースまたは他の場所に記載されているか否かを問わないものとします。いかなる場合も、TIリソースまたはその使用に関連して、またはそれらにより発生した、実際の、直接的、特別、付随的、間接的、懲罰的、偶発的、または、結果的な損害について、そのような損害の可能性についてTIが知らされていたかどうかにかかわらず、TIは責任を負わないものとします。

お客様は、この注意事項の条件および条項に従わなかったために発生した、いかなる損害、コスト、損失、責任からも、TIおよびその代表者を完全に免責するものとします。

この注意事項はTIリソースに適用されます。特定の種類の資料、TI製品、およびサービスの使用および購入については、追加条項が適用されます。これには、半導体製品(<http://www.ti.com/sc/docs/stdterms.htm>)、評価モジュール、およびサンプル(<http://www.ti.com/sc/docs/sampterm.htm>)についてのTIの標準条項が含まれますが、これらに限られません。