

## Design Guide: TIDA-010955

## ソーラー アプリケーションでの機械学習によるアーク検出向けアナログ フロント エンドのリファレンス デザイン



## 概要

このリファレンス デザインは、AI (人工知能) をベースとして、ソーラー アプリケーションで DC アークを検出するためのアナログ フロント エンドを対象としています。DC アーク放電は、DC スtring電流に高周波ノイズを誘起します。アーク周波数を検出するために、データを取得して組込み AI モデルに渡します。組込み AI モデルは、アークを識別するようにトレーニングされます。従来型のアーク検出アプローチに比べて、より少ない計算労力でより高い精度を達成できます。このデザインは、アーク検出用のシグナル チェーンに加えて、組込み AI モデルトレーニングのためにアーク データの収集とラベル付けを行う機能も備えています。このハードウェアは、TMDSCNCD28P55X、C2000™ F28P55x デバイスの controlCARD、および 180 ピン コネクタの他の C2000 controlCARD と組み合わせて動作し、アーク データの収集、組込み AI モデルのトレーニング、システムの検証のためのさまざまなソフトウェア ツールを含む、AI ベースのアーク検出 ツール チェーンの一部です。

## 参照情報

TIDA-010955	デザインフォルダ
TMS320F28P550SJ、TMDSCNCD28P55X	ツールフォルダ
AMC3330、AMC23C11	プロダクトフォルダ
OPA4323、TPS562203、TPS7A20	プロダクトフォルダ





テキサス・インスツルメンツの E2E™ サポート エキスパートにお問い合わせください。

## 特長

- AI ベースのアーク検出のための 4 チャンネル アナログ フロント エンド
- バンドパスおよびノッチ フィルタ搭載、構成可能なアナログ フロント エンド
- トレーニング データ収集用の String電圧およびアークギャップ電圧測定入力
- 自動ラベル付け回路により、ラベル付きのアーク データを生成
- TMDSCNCD28P55X、C2000™ F28P55x デバイスの controlCARD、および 180 ピン コネクタの他の C2000 controlCARD と組み合わせて動作
- AI ベースのアーク検出を迅速に開始するのに役立つ、厳選された組込み AI モデル

## アプリケーション

- ソーラー アーク保護
- String インバータ
- セントラル インバータ



## 1 システムの説明

太陽光発電設備の増加に伴い、安全性への配慮はますます重要になっています。感電や火災などの危険を防止するために、高電圧ラインでのアーク放電を検出して、ソーラー スtringの電源をオフにする必要があります。したがって、UL 1699B などの規格では、定格電圧 1500V 未満の太陽光発電システム全般についてアーク障害保護回路が必要となっています。このリファレンス デザインは、このようなアーク検出を目的としたアナログ フロント エンドの実装を提示することを意図しています。この設計自体は、UL 1699B 規格を満たしていません。

DC アーク放電により、PV Stringのケーブル配線に AC ノイズ電流が発生します。これは、最大数 MHz の広いスペクトルで存在します。太陽光発電での DC アーク検出における課題は、PV ケーブル内のノイズの増加を信頼性の高い方法で検出すると同時に、誤った警報やシャットダウンを発生させないことです。この機能を実現するには、低ノイズ、高性能のアナログ フロント エンドが必要です。住宅用アプリケーションでは 20A の範囲、商用ソーラー アプリケーションではさらに高い範囲の DC String電流に対して、アークが発生させる AC ノイズとして数 mA の範囲の電流が上乘せされる可能性があるからです。さらに、太陽光発電システム内にはアークと誤って解釈してはならない他のノイズ源がいくつか存在します。これらの他のノイズ源の例として、インバータのスイッチング周波数、あるいは PV ケーブル配線上の電力線通信があります。従来は、アルゴリズムを使って、測定された電流でアーク シグネチャを識別していました。アーク シグネチャはシステムに大きく依存するので、信頼性の高いアーク検出を実現するためには、多くの場合、システムごとにこれらのアルゴリズムを微調整する必要があります。

最近のアプローチは、組み込み人工知能 (AI) モデルを使ってアークを識別する方法です。適切にトレーニングすれば、この AI ベースのアプローチはより高い精度を達成し、誤警報に対する堅牢性を高めることができます。

これらの AI モデルをトレーニングするには、トレーニング データを取得する必要があります。この目的のために、このリファレンス デザインにはアーク ラベリング回路が実装されています。このデザインでは、アークの両端で測定可能な電圧降下があるという事実を使用して、電流データをアーク発生状態または通常動作状態としてラベル付けします。ラボ環境ではこのアーク電圧にアクセスできるため、これを行うことができます。

### 1.1 主なシステム仕様

表 1-1 に、このリファレンス デザインの主な仕様を示します。

表 1-1. 主なシステム仕様

パラメータ	仕様	備考
アーク検出チャンネル数	4	—
最大String電流	16A (オンボード CT)	より高い DC 電流が必要な場合は、外部電流センサをコネクタ J1、J2、J3、J4 経由で接続できます
A/D コンバータ (ADC) 分解能:	12 ビット	内蔵 C2000 ADC。他の C2000 は、より高分解能の ADC をサポート
補助電源	8V~16V	J7、ラボ ベンチ電源を推奨
ラベリング チャンネル数	1	トレーニング データ収集用の自動ラベリング チャンネル
String電圧およびギャップ電圧測定の最大入力電圧	1500	アークトレーニング データの生成とラベル付けに使用する電圧測定



#### 注意

電源を入れたままその場を離れないでください。



#### 警告

**高電圧！** 基板上は高電圧状態になっており、接触するおそれがあります。感電する可能性があります。基板は、不適切に取り扱った場合に感電、火災、負傷の原因となる電圧および電流で動作します。負傷や物品の破損を避けるために、必要な注意と適切な対策をもって機器を使用してください。安全のため、過電圧および過電流保護機能付きの絶縁された試験装置の使用を強く推奨します。

テキサス・インスツルメンツは、基板への電源投入やシミュレーション実行の前に、電圧要件および絶縁要件を確認し理解することがユーザーの責任であると考えます。電源投入中は、回路およびその接続部品には触れないでください。



#### 警告

**表面は高温！** 触れるとやけどの原因になることがあります。触れないでください！

基板の電源を入れると、一部の部品は 55°C を超える高温に達することがあります。動作中は常に、また動作直後も高温の状態が続く可能性があるため、基板に触れてはいけません。



#### 警告

テキサス・インスツルメンツは、このリファレンス デザインをラボ環境のみで使用するものとし、一般消費者向けの完成品とはみなしていません。このデザインは室温で動作することを意図しており、他の周囲温度での動作はテストされていません。

テキサス・インスツルメンツは、このリファレンス デザインを高電圧電気 機械部品、システム、およびサブシステムの取り扱いに伴うリスクを熟知した有資格のエンジニアおよび技術者のみが使用するものとしています。

**基板上は高電圧状態になっており、接触するおそれがあります。** 基板は、不適切に取り扱ったり適用したりした場合に感電、火災、負傷の原因となる電圧および電流で動作します。負傷や物品の破損を避けるために、必要な注意と適切な対策をもって機器を使用してください。

## 2 システム概要

### 2.1 ブロック図

TIDA-010955 の概略ブロック図を [図 2-1](#) に示します。




図 2-1. TIDA-010955 のブロック図

## 2.1.1 サブシステム

このデザインは、以下に示す主要なサブシステムで構成されています。

- アーク検出用の 4 つの独立したアナログ フロントエンド チャンネル
- AI モデルトレーニングからラベル付きのトレーニング データを取得するために使用できるアーク ラベリング回路

### 2.1.1.1 アーク検出チャンネル

このリファレンス デザインで使用するアーク検出チャンネルのシグナルチェーンは、4 つの主要ブロックで構成されています。

- 絶縁型電流測定
- バンドパス フィルタ
- A/D 変換
- 組み込み AI モデルを使用したアーク検出

#### 2.1.1.1.1 絶縁型電流測定

絶縁型電流測定では、チャンネルごとに 2 つの入力オプションがあります。

1. オンボードの変流器 (CT)
2. 外部電流センサ用コネクタ (J1、J2、J3、J4)

変流器の使用には 2 つの利点があります。変流器は、第 1 の利点として、高い DC リンク電圧から必要な絶縁を提供し、第 2 には、電流の DC 成分をフィルタリングします。DC 成分はアーク検出には関係のないものです。重要な点は、DC 電流が大きい場合の CT の飽和挙動を考慮することです。選択した変流器は、16A DC まで良好な性能を発揮します。負荷抵抗での電圧降下を、フィルタ段および ADC の電圧レベルに接続するために、ゲインが 10 の最初のゲイン段を実装し、ここで CT 出力をユニポーラ信号に変換するためのバイアス信号も導入します。

外部電流センサを使用する場合、設計者は絶縁を考慮する必要があります。基板上の他のシグナル チェーンは非絶縁型なので、このセンサ信号は、あらゆる高電圧電位から絶縁する必要があります。また、外部電流センサでサポートされている最大入力電圧は 3.3V ですが、シグナル チェーンの飽和を避けるために、最初のゲイン段のゲインを調整する必要がある場合もあります。ゲイン段はデフォルトで 10 のゲインを実装しており、ゲイン段の後のシグナル チェーンでサポートされる最大電圧は 3.3V です。したがって、外部電流センサの最大入力電圧が 300mV を上回る場合は、ゲイン段を変更する必要があります。

#### 2.1.1.1.2 バンドパス フィルタ

取得した信号のスペクトルを制限するために、バンドパス フィルタが実装されています。ソーラー インバータ システムはノイズの多い環境になる可能性があるため、4 次ローパス フィルタと 4 次ハイパス フィルタを選択しています。周波数範囲の上限と下限を簡単に調整できるように、個別の構造が選択されています。このフィルタは、スイッチング周波数や他のノイズ源をフィルタリングするように設計します。このデザインでは、30kHz~100kHz の周波数帯域が選択されていますが、各アプリケーションに対して周波数帯域を個別に調整する必要があります。

#### 2.1.1.1.3 A/D 変換

このデザインでは、C2000 MCU の内蔵 12 ビット ADC を使用しています。最大 4 つのアーク検出チャンネルからデータを収集します。250kHz のサンプリング周波数を使用して、最大 100kHz の選択した周波数帯域に対するサンプリング定理を実現します。

#### 2.1.1.1.4 組み込み AI モデルを使用したアーク検出

取得したデータは、前処理ブロックに渡されて、その後、組み込み AI モデルに渡されます。AI モデルを使用してアークを検出するプロセスの詳細については、ソフトウェア ダウンロード フォルダに含まれているソフトウェア ユーザー ガイドを参照してください。

### 2.1.1.2 アーク ラベリング回路

ラベリング回路はアーク検出システムの一部ではありません。この回路は、AI モデルのトレーニングおよび検証フェーズ中にデータを収集することを目的とした追加のサブシステムです。ラベリング回路は、実際の最終アプリケーション回路の一部ではありません。

この回路は、ラボ環境でデータをラベル付けするために使用できます。この回路は、アーク発生中にはアーク両端の間で電圧降下が発生するという事実を利用しています。ディスクリートアーク発生器を使用したラボ環境では、この電圧にアクセスでき、アークが発生しているかどうかを示すために使用できます。AI モデルのトレーニング データを収集するために、ラボ環境でアークを発生させて、アーク電流とラベリング回路の両方をサンプリングします。これらの手順を使用して、シーケンス中にアークが開始したときに、一連の電流サンプルおよび情報を含むデータセットが取得されます。つまり、アーク放電中の電流の挙動と、通常動作時の電流の挙動に関する情報が収集されます。

セクション 3.2 にセットアップの詳細を示します。

このラベル付きデータは、AI モデルのトレーニングに使用できます。このデータ収集およびモデルトレーニング プロセスのためのツールおよびソフトウェアが利用可能です。リンクは、[TIDA-010955 ツール フォルダ](#)にあります。

この回路は、以下に示すブロックで構成されています。

- 絶縁ストリング電圧の測定
- 絶縁型コンパレータによる絶縁型アークギャップ電圧の測定
- 高度なラベリング用のウィンドウ コンパレータ

### 2.1.1.2.1 絶縁ストリング電圧の測定

絶縁型アンプを使用して、ストリング電圧を測定します。絶縁型アンプの出力は、ウィンドウ コンパレータを使用した高度なラベリング回路に使用されます。

### 2.1.1.2.2 絶縁型コンパレータによる絶縁型アーク電圧測定

アーク電圧は 2 つの方法で監視されます。1 つめは絶縁型アンプを使用し、2 つめは絶縁型コンパレータを使用します。コンパレータは、アークギャップ電圧がコンパレータのスレッシュホールドを上回ると、アークの開始を示します。絶縁型アンプの出力は、ウィンドウ コンパレータを使用した高度なラベリング回路に使用されます。

### 2.1.1.2.3 高度なラベリング用のウィンドウ コンパレータ

アークテスト中にアークギャップが大きくなりすぎると、アークは消失し、アークギャップ全体にすべてのストリング電圧が印加されます。これは、電圧が依然として絶縁型コンパレータのスレッシュホールドを上回りつつも、アーク放電が発生していないことを意味します。ウィンドウ コンパレータ回路を使用して、このような状況を捕捉し、アークが開始しているときのための下側スレッシュホールドと、アークが停止しているときのための上側スレッシュホールドを設定することもできます。

## 2.2 設計上の考慮事項

この章では、設計上の主な考慮事項について説明します。

### 2.2.1 電流センサおよび入力段

このリファレンス デザインは、ストリング電流を使用してアーク障害を検出します。通常、AC 成分のみが分析されるため、変流器のような AC 結合の電流センサを使用できます。図 2-2 に、このリファレンス デザインの入力回路の回路図を示します。2 つの入力用オプションを利用できます。オンボード CT を使用するか、または、外部センサを J1 (チャンネル 2、3、4 については J2、J3、J4) に接続するかのどちらかです。オンボード CT を選択するには、コネクタ J8 のピン 1 とピン 2 の間にジャンパを配置します。外部センサ入力を選択するには、J8 のピン 2 と 3 の間にジャンパを配置します。




図 2-2. 電流センシング回路の回路図

CST206-3A がオンボード CT として選択されました。このデバイスは高い飽和限界を備えており、また、ケーブルを切断することなく PV ケーブルの貫通が可能であるためです。飽和テストについては、[図 3-2](#) を参照してください。CT の出力は 300Ω の負荷抵抗 R5 に接続されており、その結果、1V/A の感度が得られます。この信号を最初に RC フィルタ R4 および C1 に接続します。R75 と D1 は、ゲイン段の過電圧保護を実装しています。ノッチ フィルタ用のフットプリントを L1 および C21 として用意しています。このノッチ フィルタを使用してインバータのスイッチング周波数をフィルタリングし、ゲイン段の飽和を防止できます。U1 は単純なゲイン段を実装しています。一般的なアークシグネチャの振幅は 100mA または 200mA までであるため、ゲインは 10 を選択します。これらの設定により、R1 の両端で 100mV~200mV の電圧降下が生じます。増幅された信号は、フィルタ段に接続されます。

他の入力電圧の場合、または異なる感度の外部電流センサを使用する場合、R1 と R2 を変更することでゲインを調整できます。

### 2.2.2 アナログ バンドパス フィルタ

[図 2-3](#) に、4 チャンネルのオペアンプ OPA4323 で構成されるフィルタ段を示します。U5A と U5B は、カットオフ周波数が 100kHz のローパス フィルタを形成します。U5C と U5D は、カットオフ周波数が 30kHz のハイパス フィルタを形成します。組み合わせることにより、30kHz~100kHz の通過帯域を持つバンドパス フィルタを形成します。ローパス フィルタとハイパス フィルタの分割ポロジを選択することで、バンドパス フィルタの上下のレベルを個別に調整しやすくなっています。U5D では、R153 と R154 を調整することで、ゲインを追加することも可能です。これを使用して、フィルタリング後にさらにゲインを導入できます。




図 2-3. 8 次アナログ バンドパス フィルタ回路図

アクティブ フィルタ アプリケーションにおけるアンプの最も重要な仕様は、ゲイン帯域幅積 (GBW) とスルーレート (SR) の 2 つです。GBW と SR の最小要件については、[式 1](#) と [式 2](#) を参照してください。

$$GBW_{\min} = 100 \times G \times f_c \quad (1)$$

$$SR_{\min} = 2 \times \pi \times f_c \times V_{p-p} \quad (2)$$

ここで、

- G=閉ループ ゲイン
- $f_c$ =ローパス フィルタのカットオフ周波数
- $V_{p-p}$ =ピーク ツー ピーク出力電圧

$G = 1$ 、 $f_c = 100\text{kHz}$ 、 $V_{p-p} = 5\text{V}$  の値で、最小 GBW は 10MHz、最小スルーレートは  $3.14\text{V}/\mu\text{s}$  と計算されます。GBW が 20MHz、スルーレートが  $10\text{V}/\mu\text{s}$  の OPA4323 はこれらの基準を満たしており、より高い周波数帯域が必要な場合にはいくらかのヘッド ルームがあります。伝達関数は、テスト結果のリンクで検証されます。フィルタ段の出力は、C2000 MCU の内部 ADC に接続されます。R30 を実装し、R27 を取り外すことで、アナログフィルタ段をバイパスできます。

チャンネル 3 とチャンネル 4 では、[図 2-4](#) に示すように、2 次ローパスと 2 次ハイパスのみが実装されています。




図 2-4. 4 次アナログ バンドパス フィルタ回路図

したがって、U8A と U8D は電圧フォロワを実装しているだけであり、必須ではありません。これは、チャンネル 3 と 4 の 4 次バンドパスと、チャンネル 1 と 2 の 8 次バンドパスを比較できるようにするためです。4 つのチャンネルを同じにする必要がある場合は、抵抗とコンデンサを調整できます。

### 2.2.3 アーク ラベリング回路

アーク ラベリング回路は、2 個の絶縁型アンプ、1 個の絶縁型コンパレータ、1 個のアナログ実装ウィンドウ コンパレータで構成されています。アーク ラベリング回路は、制御されたラボ環境でアークシグネチャを収集し、自動的にラベル付けするよう設計されています。このデザインは、ラボ環境ではストリング電圧とアークギャップ電圧が利用可能であるという事実を使用していますが、これは現場の状況とは異なります。図 2-5 に、ラボでの代表的なアークテスト構成を示します。アークジェネレータを使用して、さまざまな動作条件で再現可能なアークを発生させます。アークジェネレータの両端で測定できるアークギャップ電圧とストリング電圧との関係が、アークの指標として使用されます。次に、標準的なアーク検出シグナルチェーンによってサンプリングされたデータに対して、この情報を使ってラベル付けします。その後、ラベル付きデータを使用して、組込み AI モデルのトレーニングを行うことができます。




図 2-5. アーク テスト構成のブロック図



### 2.2.3.1 スtring電圧センシング

図 2-6 に、String電圧センシング回路を示します。この回路は、AMC3330 に接続された抵抗分圧器で構成されます。AMC3330 は、2.0V/V の固定ゲインを持つ強化絶縁型アンプです。AMC3330 の差動出力は、セクション 2.2.3.3 で説明する回路に接続されています。この差動からシングルエンドへの変換で、1.65V/V のゲインが発生します。その後、変換の出力は MCU 内部の ADC に接続されます。




図 2-6. String電圧センシングの回路図

式 3 は、J8A と J8B の間の入力電圧と、差動からシングルエンドへの変換の出力電圧との関係を表しています。

$$V_{out} = V_{in} \times \frac{1960\Omega}{(10 \times 316000\Omega + 1960\Omega)} \approx V_{in} \times 0.00062 \quad (3)$$

### 2.2.3.2 アークギャップ電圧センシング

アークギャップ電圧を検出するには、String電圧センシングと同様の回路を使用します。ただし、検出抵抗 R110 は、低い電圧に対する感度を高めるとともに、AMC23C11 の低いスレッシュホールドを許容するために、抵抗値が大きくなっています。

$$V_{out} = V_{in} \times \frac{6490\Omega}{(10 \times 316000\Omega + 6490\Omega)} \approx V_{in} \times 0.00205 \quad (4)$$

標準的なアークギャップ電圧は、String電流に応じて 10V~50V の範囲です。AMC3330 の最大許容入力電圧を超えないようにすることが重要です。これは、最大String電圧です。ギャップが広がってアークが消失した場合、この分圧器にString電圧全体が印加されます。このシナリオで 1500V が印加されていると仮定すると、R110 の両端で 3.1V の入力電圧になります。これは線形範囲から大きく外れていますが、それでも絶対最大定格の範囲内です。

さらに、絶縁型コンパレータ AMC23C11 を使用して、アークギャップ電圧がスレッシュホールドを上回ったことを示します。このスレッシュホールドは、R128 を使用して設定されます。AMC23C11 の REF ピンの内部に 100μA の電流源を実装しており、スレッシュホールド電圧を生成します。R128 として最小値の 200Ω を選択すると、REF ピンの電圧は 20mV になります。これは、9.75V の入力電圧に相当します。下の 図 2-7 に回路図を示します。




図 2-7. アーク電圧センシングの回路図

### 2.2.3.3 差動→シングルエンド変換

2つの電圧センシングパスに使用する AMC3330 は、差動信号出力を備えています。この信号を C2000 MCU のシングルエンド ADC に接続するため、TLV6001 を使用して変換段を実装しています。テキサス・インスツルメンツ、『[差動出力 \(絶縁型\) アンプからシングルエンド入力 ADC への接続](#)』アプリケーションブリーフも参照してください。入力電圧は常に正であり、バイアスが不要であるため、R92 は実装されていません。この変換段のゲインは、R60 と R84、および R87 と R86 の関係によって設定されます。AMC3330 の最大出力は 2V、ADC の最大入力は 3.3V なので、1.65 のゲインを使用します。




図 2-8. 差動→シングルエンド変換の回路図

### 2.2.3.4 アーク ラベリング用ウィンドウ コンパレータ

デュアル チャンネル アンプ TLV9022 を使用して、ウィンドウ コンパレータが実装されています。この回路は、AMC23C11 と合わせてアーク ラベリングに使用されます。AMC23C11 は、アークが開始したときに非常に高速な応答を実現しますが、アークの停止を検出することはできません。アーク放電後には、アーク ギャップ電圧が引き続きスレッショルドより高くなっているからです。ここで、ウィンドウ コンパレータ回路が役割を果たします。アーク電圧が下側スレッショルドより大きくなった場合にアークの開始を示し、アークが上側スレッショルドより大きくなった場合にアークの終了を示すことができます。どちらのスレッショルドも、R3、R42、R48 を使用するストリング電圧を基準にして設定されます。下側スレッショルドは、式 5 で示されます。

$$V_{TH\_L} = V_{String} \times \frac{3k\Omega}{(43k\Omega + 27k\Omega + 3k\Omega)} \approx V_{String} \times 0.041 \quad (5)$$

上側スレッショルドは、式 6 で示されます。

$$V_{TH\_H} = V_{String} \times \frac{(27k\Omega + 3k\Omega)}{(43k\Omega + 27k\Omega + 3k\Omega)} \approx V_{String} \times 0.41 \quad (6)$$

#### 注

$V_{String}$  は、入力電圧ではなく、差動からシングルエンドへの変換回路の出力です。

これらの式を、ストリング電圧  $V_{String\_IN}$  およびアーク ギャップ電圧  $V_{Arc\_IN}$  の実際の入力電圧に適用する場合、2 つのセンシング回路のさまざまな電圧ゲインを考慮に入れる必要があります。

$$V_{ARC\_TH\_L} = V_{String\_IN} \times \frac{0.0062}{0.0205} \times \frac{3k\Omega}{(43k\Omega + 27k\Omega + 3k\Omega)} \approx V_{String\_IN} \times 0.0124 \quad (7)$$

$$V_{ARC\_TH\_H} = V_{String\_IN} \times \frac{0.0062}{0.0205} \times \frac{(27k\Omega + 3k\Omega)}{(43k\Omega + 27k\Omega + 3k\Omega)} \approx V_{String\_IN} \times 0.124 \quad (8)$$

たとえば、ストリング電圧  $V_{String\_IN}$  が 800V の場合、下側スレッショルド  $V_{ARC\_TH\_L}$  は約 10V、上側スレッショルド  $V_{ARC\_TH\_H}$  は約 100V です。つまり、アーク ギャップ電圧  $V_{Arc\_IN}$  が 10V~100V の場合、ウィンドウ コンパレータはアークが存在することを示します。




図 2-9. アーク ラベリング用ウィンドウ コンパレータ回路の回路図

## 2.2.4 補助電源

図 2-10 に、補助電源からこのリファレンス デザインに電力を供給する方法を示します。コネクタ J7 に 8V~16V の電圧を印加できます。入力電流を制限し、逆極性保護を実現するために、eFuse TPS25947 が実装されています。この電流制限値は R113 によって 0.6A に設定されています。低電圧および過電圧誤動作防止は、抵抗 R104、R105、R112 によって 6V と 16.3V に設定されます。詳細な説明と式については、データシートをご覧ください。




図 2-10. 補助電源の回路図

TPS562203 を使用して、入力電圧を 5V に降圧します。この 5V を使用して C2000 制御カードに電力を供給します。5V レールは、TPS7A2033 によって 3.3V に降圧されます。ここでは、低ドロップアウト (LDO) レギュレータを使用して、低ノイズの 3.3V レールを生成しています。このレールは、アナログ シグナル チェーンに使用されます。

### 2.2.5 controlCARD およびデバッグ インターフェイス

このリファレンス デザインの controlCARD およびデバッグ インターフェイスを 図 2-11 に示します。controlCARD は、コネクタ J5 に接続されています。controlCARD は、アナログ信号用として MCU の ADC への接続、コンパレータ出力用として複数の GPIO 接続を提供します。さらに、MCU により 4 つの LED を制御できます。これは、ステータス表示またはデバッグ目的に使用できます。

J6 は追加のデバッグ ヘッドです。このヘッドは、controlCARD へのシリアル ペリフェラル インターフェイス (SPI)、3 つの追加 GPIO、および電源レールを提供します。




図 2-11. オフボード コネクタの回路図

## 2.3 主な使用製品

### 2.3.1 TMDSCNCD28P55X – TMDSCNCD28P55X controlCARD 評価基板

TMDSCNCD28P55X は、TI の C2000™ マイコン シリーズの F28P55x デバイスに適した、低コストの評価 / 開発ボードです。このボードには HSEC180 (180 ピンの高速エッジコネクタ) が付属しており、controlCARD として、初期評価とプロトタイプ製作に最適です。TMDSCNCD28P55X の評価には 180 ピンのドッキングステーションである TMDSHSECDOCK が必須になります。別売またはバンドルキットとして購入できます。

#### 2.3.1.1 ハードウェアの特長

- USB から JTAG への絶縁型オンボード XDS110 デバッグプローブにより、リアルタイムのインシステムプログラミングとデバッグが可能
- 標準 180 ピン controlCARD HSEC (high-speed edge card) インターフェイス
- アナログ I/O、デジタル I/O や、カード上にある JTAG 信号とのインターフェイス
- ハードウェア ファイルは C2000Ware の boards\controlCARDs\TMDSCNCD28P55X に格納

TMS320F28P55x (F28P55x) は、電力密度の向上、スイッチング周波数の向上、GaN および SiC 技術の使用のサポートをはじめとして、パワー エレクトロニクスの効率を向上させるように設計されたスケーラブルで超低レイテンシなデバイスである C2000™ リアルタイム マイクロコントローラ ファミリの製品です。このデバイスは、C28x 32 ビット DSP CPU と、プログラム可能な制御補償器アクセラレータ (CLA) を搭載しており、オンチップ フラッシュまたは SRAM から実行される浮動小数点または固定小数点コードに対して 150MHz で動作します。C28x CPU は、浮動小数点演算ユニット (FPU)、三角関数演算ユニット (TMU) および VCRC (巡回冗長検査) 拡張命令セットによってさらに強化され、リアルタイム制御システムでよく使われる主要なアルゴリズムを高速化します。このデバイスは、ディープ畳み込みニューラル ネットワーク (CNN) 向けに高度に最適化されたニューラル ネットワーク処理ユニット (NPU) も搭載しており、NN 推論性能が、ソフトウェア実装に対して最大 10 倍に向上しています。

### 2.3.2 OPA4323 – クワッド、5.5V、20MHz、ゼロクロス、低ノイズ ( $6nV/\sqrt{Hz}$ ) RRIO オペアンプ

OPAx323 ファミリのオペアンプには、ゼロクロスオーバー入力段とレール ツーレール出力段を備えた、シングル (OPA323)、デュアル (OPA2323)、クワッド チャネル (OPA4323)、低電圧 (1.7V~5.5V)、広帯域 (20MHz) アンプがあります。ゼロクロスオーバー入力段により、OPAx323 は ADC ドライバ アプリケーションで一般的なレール ツーレール スイッチングを備えた入力信号について、高い直線性と低い歪みを実現できます。20MHz のゲイン帯域幅により、必要なセトリング性能に応じて 0.5MSPS~5MSPS の ADC サンプルング速度で、高速なセトリング応答が得られます。OPAx323 は、標準値の静止電流がわずか 1.6mA であり、消費電力削減に最適化されています。

OPAx323 は、最大オフセットドリフト  $2\mu V/^\circ C$  および最小 100dB の CMRR で、熱ノイズフロア  $5.5nV/\sqrt{rt-Hz}$  を備えているため、ホイートストンブリッジなど高ゲインの電圧センシングアプリケーションで、高精度の性能を簡単にサポートします。より高い精度 (低オフセット、ドリフト、ノイズ、歪み、CMRR) と、より高いゲイン帯域幅 (高速セトリングとスルーイング) の独特な組み合わせにより、モーター ロータリー エンコーダ、マイクロフォン オーディオ プリアンプ、超音波トランスデューサなど、さまざまなアプリケーションで使用できます。

OPAx323 は  $33V/\mu s$  の高いスルーレートを実現しているため、モーター電流センシング アプリケーションでフォルトを高速検出できます。従来のアンプとは異なり、ゼロクロスオーバー入力段により、ローサイドとハイサイド両方のセンシング アプリケーションで同一の精度性能が得られるため、OPAx323 はソーラー スtring インバータ、電力供給、グリッド、EV インフラストラクチャなどさまざまな最終機器の電流センシングに最適です。OPAx323S デバイスにはシャットダウン機能が、さらに消費電力を削減し、アイドル時にアンプをディセーブルできます。このファミリーには、すべてのチャンネル バリエーションで標準サイズと小型サイズに加えて、リード付きおよび QFN パッケージがあります。

### 2.3.3 OPA323 – シングル、5.5V、20MHz、ゼロクロス、低ノイズ ( $6nV/\sqrt{Hz}$ ) RRIO オペアンプ

OPAx323 ファミリのオペアンプには、ゼロクロスオーバー入力段とレール ツーレール出力段を備えた、シングル (OPA323)、デュアル (OPA2323)、クワッド チャネル (OPA4323)、低電圧 (1.7V~5.5V)、広帯域 (20MHz) アンプがあります。ゼロクロスオーバー入力段により、OPAx323 は ADC ドライバ アプリケーションで一般的なレール ツーレール スイッチングを備えた入力信号について、高い直線性と低い歪みを実現できます。20MHz のゲイン帯域幅により、必要なセトリング性能に応じて 0.5MSPS~5MSPS の ADC サンプルング速度で、高速なセトリング応答が得られます。OPAx323 は、標準値の静止電流がわずか 1.6mA であり、消費電力削減に最適化されています。

OPAx323 は、最大オフセットドリフト  $2\mu\text{V}/^\circ\text{C}$  および最小 100dB の CMRR で、熱ノイズフロア  $5.5\text{nV}/\text{rt-Hz}$  を備えているため、ホイートストーンブリッジなど高ゲインの電圧センシングアプリケーションで、高精度の性能を簡単にサポートします。より高い精度 (低オフセット、ドリフト、ノイズ、歪み、CMRR) と、より高いゲイン帯域幅 (高速セトリングとスルーイング) の独特な組み合わせにより、モーターロータリーエンコーダ、マイクロフォンオーディオプリアンプ、超音波トランスデューサなど、さまざまなアプリケーションで使用できます。

OPAx323 は  $33\text{V}/\mu\text{s}$  の高いスルーレートを実現しているため、モーター電流センシングアプリケーションでフォルトを高速検出できます。従来のアンプとは異なり、ゼロクロスオーバー入力段により、ローサイドとハイサイド両方のセンシングアプリケーションで同一の精度性能が得られるため、OPAx323 はソーラー string インバータ、電力供給、グリッド、EV インフラストラクチャなどさまざまな最終機器の電流センシングに最適です。OPAx323S デバイスにはシャットダウン機能があり、さらに消費電力を削減し、アイドル時にアンプをディセーブルできます。このファミリには、すべてのチャンネルバリエーションで標準サイズと小型サイズに加えて、リード付きおよび QFN パッケージがあります。

### 2.3.4 AMC3330 – DC/DC 内蔵、 $\pm 1\text{V}$ 入力、高精度、電圧センシング、強化絶縁型アンプ

AMC3330 は、デバイスのローサイドから単一電源で動作できる完全統合型絶縁 DC/DC コンバータを備えた高精度絶縁アンプです。その容量性強化絶縁バリアは、VDE V 0884-11 および UL1577 に準じて認定済みであり、異なる同相電圧レベルで動作するシステムの各部を分離し、低電圧部分を損傷から保護します。

AMC3330 の入力は、高電圧信号を検出するために、抵抗分圧ネットワークなどの高インピーダンス電圧信号ソースに直接接続するよう最適化されています。内蔵の絶縁 DC/DC コンバータにより非グランド基準信号を測定できるため、ノイズが多くスペースに制約があるアプリケーション向けの独自の設計として活用できます。

このデバイスの優れた性能により、正確な電圧監視と制御がサポートされます。AMC3330 の内蔵 DC/DC コンバータフォルト検出および診断出力ピンを使用すると、システムレベルの設計と診断を簡素化できます。

AMC3330 は、 $-40^\circ\text{C}$  ~  $+125^\circ\text{C}$  の温度範囲で動作が規定されています。

### 2.3.5 AMC23C11 – 可変閾値電圧、ラッチ機能を有する高速応答、強化絶縁型コンパレータ

AMC23C11 は、応答時間が短い絶縁型コンパレータです。そのオープンドレイン出力は、磁気干渉に対して優れた耐性を示す絶縁バリアによって入力回路から分離されています。このバリアは、VDE 0884-17 および UL1577 に従って最大  $5\text{kV}_{\text{RMS}}$  の強化ガルバニック絶縁を達成していることが認証されており、最大  $1\text{kV}_{\text{PK}}$  の使用電圧に対応しています。

トリップスレッシュホールドは、低ヒステリシスモードの場合  $20\text{mV}$  ~  $450\text{mV}$ 、高ヒステリシスモードの場合  $600\text{mV}$  ~  $2.7\text{V}$  に、1 つの外付け抵抗で調整できます。

本デバイスのオープンドレイン出力はトランスペアレントモード (LATCH 入力を GND2 に接続します。出力は入力状態に従います) またはラッチモード (ラッチ入力信号の立ち下がりエッジで出力がクリアされます) をサポートしています。

AMC23C11 は 8 ピンのワイドボディ SOIC パッケージで供給され、 $-40^\circ\text{C}$  ~  $+125^\circ\text{C}$  の拡張産業用温度範囲で動作が規定されています。

### 3 ハードウェア、テスト要件、およびテスト結果

表 3-1 に TIDA-010955 の接続ポイントを示し、表 3-2 に最大入力定格を示します。

**表 3-1. コネクタとテストポイントの説明**

記号	説明
T1, T2, T3, T4	チャンネル 1、2、3、4 の変流器。PV ケーブルを通して接続。
J1, J2, J3, J4	チャンネル 1、2、3、4 の外部電流センサ入力
J7	補助電源用コネクタ (8V~16V)
J5_1, J5_2	C2000 制御カード用の HSEC コネクタ
J6	デバッグ ヘッド (GPIO、電圧レール、SPI を含む)
J8A, J8B	アーク ラベリング回路用のストリング電圧の正と負の入力
J9A, J9B	ラベリング回路用アーク ギャップ電圧の正と負の入力
TP9, TP11, TP17, TP20	チャンネル 1、2、3、4 の CT の正出力
TP10, TP12, TP19, TP21	チャンネル 1、2、3、4 の CT の負出力
TP2, TP4, TP6, TP7	チャンネル 1、2、3、4 のゲイン段後のバンドパスフィルタ入力
TP35, TP36, TP37, TP38	チャンネル 1、2、3、4 のバンドパスフィルタのローパス段の出力
TP1, TP3, TP4, TP8	チャンネル 1、2、3、4 のバンドパスフィルタの出力。
TP16	5V レール
TP18	3.3V レール
TP22	アーク ラベリング用ウィンドウ コンパレータの出力
TP23, TP26	ストリング電圧センシング用の U11 の正と負の出力 (差動出力)
TP24	ストリング電圧センシングのシングルエンド出力
TP30, TP2	アーク ギャップ電圧センシング用の U17 の正と負の出力 (差動出力)
TP31	アーク ギャップ電圧センシングのシングルエンド出力
TP13, TP14, TP15, TP39, TP40, TP25, TP29, TP33	GND

**表 3-2. 最大入力定格**

コネクタ	最大出力電圧 (V)	最大電流 (A)
J9A, J9B	1500	分圧抵抗による制限
J8A, J8B	1500	分圧抵抗による制限
J7	16	0.6A (eFuse による制限)
J1, J2, J3, J4	3.3	負荷抵抗 (R5, R10, R15, R20) による制限



### 3.1 シグナル チェーンの検証

セクション 3.1.1、セクション 3.1.2、セクション 3.1.3 に、シグナルチェーンの検証方法を示します。実際のアークによるテストを行う前にシグナル チェーンを検証し、ハードウェアが意図したとおりに動作していることを確認します。

#### 3.1.1 ハードウェア要件

低電圧シグナル チェーンを検証するには、以下に示すものがが必要です。

- TIDA-010955 ボード
- TMDSCNCD28P55X controlCARD
- USB Type-C® ケーブル
- 補助電源 (8V~16V、250mA)
- 信号ジェネレータ
- オシロスコープ、電圧および電流プローブ付き
- 20A を供給可能なラボ ベンチ電源 (飽和テストのためのオプション)

#### 3.1.2 テスト構成

テスト基板をセットアップする前に、目視検査を実施し、基板が良好な状態にあることを確認します。




図 3-1. テスト構成

低電圧シグナル チェーンの検証には、以下の設定を使用します。

1. 補助電源を J7 に接続します。補助電源としては、8V~16V の電圧を受け入れ可能で、200mA 未満の公称電流を必要とします。電流を最大 600mA に制限するために、eFuse が実装されています。
2. 5V と 3.3V の LED D11 と LED D12 が点灯することを確認します。
3. 信号ジェネレータの出力を短絡し、そのケーブルを変流器の 1 つを通して配線します。正弦波出力を選択します。50Ω 出力、電圧 15V の場合、この結果として得られる電流は 0.3A となります。
4. 変流器の飽和動作を検証するために、DC 電流を搬送する 2 番目のケーブルを変流器を通して接続できます。
5. PC へのデバッグ接続は、シグナル チェーンのアナログ部分が正常に動作していることを検証するためには必要ありません。
6. オンボード CT を使用する場合は、J8、J9、J11、J12 のピン 1 とピン 2 の間、あるいは外部センサを使用する場合は、ピン 2 と 3 の間にジャンパを配置してください。

これで、以下のテストポイントを使用して、シグナルチェーンを通過する信号を観測できます (CH1 の場合の例。他のチャンネルのテストポイント指定子については表 3-1 を参照)。

- TP9 (CT1+): 変流器の正の出力
- TP2 (CH1 Filt In): ゲイン段の出力およびバンドパスフィルタの入力における信号
- TP35: バンドパスフィルタのローパス部分の後の信号
- TP1 (CH1 Filt Out): バンドパスフィルタの出力および ADC の入力における信号

### 3.1.3 テスト結果

さまざまな DC 電流を印加した場合の変流器回路の伝達関数を図 3-2 に示します。変流器を通して 2 本のケーブルを接続する方法で、この動作を実現します。1 つは AC 分析のために周波数が増える AC 信号を送信し、もう 1 つのケーブルは DC 電流を送信します。入力電流は、オシロスコープの高性能電流プローブを使用して測定します。出力電圧は CT+ というラベルの付いた TP9 で測定されます。

大きい DC 電流は、特に低い周波数で飽和効果をもたらします。アーク検出に使用される 30kHz~100kHz の帯域では、20A の電流に対して減衰は約 3dB であり、許容範囲内です。システムに大きい DC 電流が存在する場合には、これらの電流を扱える外部センサを使用できます。それに応じてシグナルチェーンを調整する必要があります。




図 3-2. さまざまな DC 電流に対応する変流器の伝達曲線

図 3-3 に、CT 回路の出力とゲイン段の出力との間の伝達曲線を示します。アーク検出に使用する周波数範囲の上限である 100kHz まで、20dB (ゲイン 10) の安定したゲインを実現します。




図 3-3. ゲイン段の伝達曲線

図 3-4 および 図 3-5 に、フィルタ段の伝達曲線を示します。チャンネル 1 とチャンネル 2 は 8 次バンドパスフィルタとして実装され、チャンネル 3 とチャンネル 4 は 4 次バンドパスフィルタとして実装されています。これらの伝達曲線は、TP2 (ゲイン段の出力) と TP1 (バンドパスフィルタ段の出力) の間で測定されます。




図 3-4. 8 次バンドパスフィルタ段の伝達曲線 (CH1 および CH2)




図 3-5. 4 次バンドパス フィルタ段の伝達曲線 (CH3 および CH4)

図 3-2 および 図 3-3 に、8 次バンドパス フィルタを使用したチャンネル 1 と、4 次バンドパス フィルタを使用したチャンネル 3 のシグナル チェーン全体の伝達曲線を示します。




図 3-6. 8 次バンドパス フィルタを使用したアナログ シグナル チェーンの伝達曲線 (CH1 および CH2)




図 3-7. 4 次バンドパス フィルタを使用したアナログ シグナル チェーンの伝達曲線 (CH3 および CH4)

### 3.2 アークテスト

図 3-8 に、実際のアークを使用したテストの構成を示します。実際のアークをエミュレートするにはアークジェネレータが必要です。PV パネルのストリングは、DC 電流源によってエミュレートできます。その場合、ソーラーケーブルのインピーダンスを模擬するために、デカップリングおよびラインインピーダンス回路が必要です。正確なセットアップとテストのシナリオは、UL1699B などの関連する規格で記述されています。

アークラベリング回路では、アークジェネレータの両端の電圧を低インピーダンスでアークラベリング回路の入力 J9 に接続することが重要です。このストリング電流は、変流器を通して供給する必要があります。ストリング電圧をコネクタ J8 に接続します。




図 3-8. 実際のアークによるテストのためのテスト構成

データの収集とラベル付け、組み込み AI モデルのトレーニング、モデルの検証に関するソフトウェア ツールとワークフローの説明は、本書の範囲外です。詳細説明、ユーザー ガイド、ツール、その他のリソースへのリンクは近日公開予定です。リンクは [TIDA-010955](#) に掲載されます。

## 4 設計とドキュメントのサポート

### 4.1 デザイン ファイル

デザイン ファイルをダウンロードするには、[TIDA-010955](#) のデザイン ファイルを参照してください。

#### 4.1.1 回路図

回路図をダウンロードするには、[TIDA-010955](#) のデザイン ファイルを参照してください。

#### 4.1.2 BOM

部品表 (BOM) をダウンロードするには、[TIDA-010955](#) のデザイン ファイルを参照してください。

### 4.2 ツールとソフトウェア

#### ツール

[TMDSCNCD28P55X](#)

TMDSCNCD28P55X controlCARD の評価基板

#### ソフトウェア

[Code Composer Studio™](#)

統合開発環境 (IDE)

### 4.3 ドキュメントのサポート

1. テキサス・インスツルメンツ、[『TMDSCNCD28P55X controlCARD EVM ユーザー ガイド』](#)
2. テキサス・インスツルメンツ、[『OPAx323 20MHz 高帯域幅、114dB CMRR、低電圧 \(1.7V~5.5V\)、RRIO ゼロクロス オペアンプ』データシート](#)
3. テキサス・インスツルメンツ、[『AMC3330 DC/DC コンバータ内蔵、高精度、±1V 入力、強化絶縁型アンプ』データシート](#)
4. テキサス・インスツルメンツ、[『AMC23C11 可変閾値電圧、ラッチ機能を有する高速応答、強化絶縁型コンパレータ』データシート](#)

### 4.4 サポート・リソース

テキサス・インスツルメンツ [E2E™ サポート・フォーラム](#)は、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計に必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの[使用条件](#)を参照してください。

### 4.5 商標

E2E™ and テキサス・インスツルメンツ E2E™ are trademarks of Texas Instruments.

USB Type-C® is a registered trademark of USB Implementer's Forum.

すべての商標は、それぞれの所有者に帰属します。

## 5 著者について

**ANDREAS LECHNER** は、テキサス・インスツルメンツのエネルギー インフラストラクチャのシステム エンジニアです。Andreas は、世界中のエネルギー インフラストラクチャ分野のお客様をサポートしています。Andreas は、ドイツのランツフートにある応用科学大学で修士号を取得しています。

## 重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または [ti.com](https://www.ti.com) やかかる テキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265  
Copyright © 2024, Texas Instruments Incorporated



## 重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス・デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、または [ti.com](#) やかかる TI 製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、TI はそれらに異議を唱え、拒否します。

郵送先住所 : Texas Instruments, Post Office Box 655303, Dallas, Texas 75265  
Copyright © 2024, Texas Instruments Incorporated