์ผ์, ์ด๋ฏธ์ง ๋ฐ ๋ ์ด๋
TI์ ํ์ด์๋ ์๋ ๋ก๊ทธ ์ ํ ํฌํธํด๋ฆฌ์ค๋ก ๊น๋ค๋ก์ด ๋ฐฉ์ ์งํฅ์ ์ฌ์ ์ถฉ์กฑ
์ผ์, ์ด๋ฏธ์ง ๋ฐ ๋ ์ด๋ ์ ํ๋ฆฌ์ผ์ด์ ์ ์ํ ํ์ํ ์์ง๋์ด๋ง ๊ธฐ์
ํ์ด์ฆ๋ ์ด๋ ์ด ๋ ์ด๋ ์์คํ ์ ์ํ ๋ค์ฑ๋ RF ์ํ๋ง ํธ๋์๋ฒ
๋ ์ด๋, ์ ์์ ๋ฐ ํต์ ์ ์ํ ๊ณ ์ฑ๋ฅ ํ์ด์ฆ๋ ์ด๋ ์ด ์์คํ ์ ์ค๊ณํ๋ ค๋ฉด ์ ์ ๋ ฅ ์๋น์ ๋์ ์ฑ๋ ํตํฉ์ด ํ์ํฉ๋๋ค. ๋์ ์ฑ๋ ๋ฐ๋์ ๋์ ์ ํธ ๋์ญํญ์ ์ง์ํ๋ TI์ RF ์ํ๋ง ํธ๋์๋ฒ๋ฅผ ์ฌ์ฉํ๋ฉด ๋ชจ๋ฐ์ผ, ์ํ ์๋ฃจ์ ์ ๋ ๋น ๋ฅด๊ฒ ๊ฐ๋ฐํ ์ ์์ต๋๋ค.
AFE7950 Super-Heterodyne Solution for K-Band
How to Achieve Frequency Hopping with the AFE79xx
๊ณ ์ ์ ํธ ์ฒด์ธ ๊ต์ก ์๋ฆฌ์ฆ
์ ์ฐํ๊ณ , ์๊ณ , ํจ์จ์ ์ธ ์ ์ ๊ด๋ฆฌ ์๋ฃจ์
ํฌ๊ธฐ, ๋ฌด๊ฒ ๋ฐ ์ ์ ์๊ตฌ ์ฌํญ์ ์ถฉ์กฑํ๋ ๋ฐ ๋์์ด ๋๋๋ก TI์ ์ ์ ๊ด๋ฆฌ ์ ํ์ ๋์ ์ ๋ ฅ ๋ฐ๋์ ํจ์จ์ฑ, ์ ์ก์ ๋ฐ ํ๋ ํ๋ก๊ทธ๋๋จธ๋ธ ๊ฒ์ดํธ ์ด๋ ์ด ๋ฐ ๋ฐ์ดํฐ ์ปจ๋ฒํฐ๋ฅผ ์ํ ์ ์ ํ ์ํ์ฑ์ ์ง์ํฉ๋๋ค. ๋ค์ํ ์ ๋ฅ ๋ ๋ฒจ์๋ ์ํ ์ค๊ณ๋ฅผ ๋ณด์ฅํ๋ ๋ชจ๋ ๋ฐ ์ด์ค ์ฅ์น ์ต์ ์ด ํฌํจ๋์ด ์์ต๋๋ค. TI์ ์ ์ ์์ง๋์ด๋ค์ด ๋ชจ๋ ์ค๊ณ ์ฌ์์ ๋ง๋ ๋ง์ถคํ ์๋ฃจ์ ์ ์ ์ํ๋ ๋ฐ ๋์์ ์ค ์ ์์ต๋๋ค.
Powering the AFE7920 with the TPS62913 Low-Ripple and Low-Noise Buck Converter (Rev. A)
์ ์ ๋ชจ๋์ ๊ฐ์น ์ดํด๋ณด๊ธฐ
Minimize noise and ripple with a low-noise buck converter
์ ์ ๊ฐ์ ๋ฐ ์ฌ๋ฐ์ ์ํ ๊ด๋์ญ ์ฃผํ์ ๋์ ์ ํ
๋งค์ฐ ๋์ ๋์ญํญ์ ๋ฌด์ ์ฃผํ์ ์ํ๋ง ์ปจ๋ฒํฐ๋ ๊ด์ฐฐ์ ์ํด ์คํํธ๋ผ์ ๋์ ๊ณต๊ฐ์ ์บก์ฒํฉ๋๋ค. ๋น์ฌ์ ์ ํ์ ๋์งํธ ๋ฐฉ์์ผ๋ก ์ ์ด๋๋ฉฐ ์ฃผํ์ ๋ณํ์ ๋ฏผ์ฒฉํ์ฌ ํ๋์ด ์๋ ์ฃผํ์ ๋์ญ๊น์ง ๋น ๋ฅด๊ฒ ๊ธฐ๋ํ ์ ์์ต๋๋ค. ์ง์ฐ ์๊ฐ์ด ์งง์ ์ฅ์น๋ ์ค์ํ ์ํฉ์์ ์ ์ํ ๋ถ์ ๋ฐ ์กฐ์ ๊ธฐ๋ฅ์ ์ ๊ณตํฉ๋๋ค. ๊ณ ์ฃผํ ์ํ ํด๋ก ์ ์์ฌ์ด์ ์ ์กํฐ๋ธ ๋ฐ๋ฃฌ ์ธํฐํ์ด์ค๊ฐ ์์คํ ์ ์์ฑํฉ๋๋ค.
Impact of PLL Jitter to GSPS ADC's SNR and Performance Optimization
Powering Sensitive Noise ADC Designs with the TPS62913 Low-Noise Buck Converter
Step-by-step considerations for designing wide-bandwidth multichannel systems
์ ์์ ์ ์ํ ์ฃผ์ ์ ํ
ํตํฉ ์ ์ ์ฆํญ๊ธฐ ๋ฐ์ด์ด์ฑ ์ ์ด ์ฅ์น
๋ฌด์ ์ฃผํ์(RF) ์ ๋ ฅ ์ฆํญ๊ธฐ๋ฅผ ์ต๋ ํจ์จ๋ก ์ ์งํ๋ ค๋ฉด ์ ํํ ๊ฐ์ง ๋ฐ ๋ชจ๋ํฐ๋ง์ด ํ์ํฉ๋๋ค. ์ฌ์ธ์ RF ์ ์ ์ฆํญ๊ธฐ ๋ฐ์ด์ด์ฑ ์ปจํธ๋กค๋ฌ๋ ์ ๋ฐ ADC(์๋ ๋ก๊ทธ-๋์งํธ ์ปจ๋ฒํฐ) ๋ฐ DAC(๋์งํธ-์๋ ๋ก๊ทธ ์ปจ๋ฒํฐ), ๋ก์ปฌ ๋ฐ ์๊ฒฉ ์จ๋ ๊ฐ์ง, ์ ๋ฅ ๊ฐ์ง ๋ฐ ์ํ์ฑ ์ ์ด๋ฅผ ํตํฉํฉ๋๋ค. TI์ ์ ์ ์ฆํญ๊ธฐ ๋ฐ์ด์ด์ฑ ์ปจํธ๋กค๋ฌ๋ ์ธก๋ฉด์ผ๋ก ํ์ฐ๋ ๊ธ์ ์ฐํ๋ง ๋ฐ๋์ฒด, ์งํ ๊ฐ๋ฅจ ๋น์ ๋ฐ ๊ณ ํจ์จ ์งํ ๊ฐ๋ฅจ ๊ธฐ์ ์ ์ง์ํฉ๋๋ค.
Temperature Compensation of Power Amplifier FET Bias Voltages
Biasing GaN and LDMOS RF Power Amplifiers in Aerospace and Defense
์ ๋ฐ DAC(<=10MSPS) โ ํ์ต ์ผํฐ
์ค๊ณ ๋ฐ ๊ฐ๋ฐ ์๋ฃ
ADC์ฉ ์งํฐ ๋ฐ SNR ๊ณ์ฐ๊ธฐ
JITTER-SNR-CALC can be used for calculating theoretical Signal to Noise (SNR) performance of ADCs based on input frequency and clock jitter.
ํ ์ฌ์ค ์ธ์คํธ๋ฃจ๋จผํธ PLLatinum ์๋ฎฌ๋ ์ด์ ํด
PLLATINUMSIM-SW๋ ์ฌ์ฉ์๊ฐ LMX ๊ณ์ด์ ์์ ๊ณ ์ ๋ฃจํ(PLL) ๋ฐ ์ ์์ฌ์ด์ ๋ฅผ ํฌํจํ๋ PLLatinumโข ์ง์ ํ๋ก์ ์์ธํ ์ค๊ณ ๋ฐ ์๋ฎฌ๋ ์ด์ ์ ๋ง๋ค ์ ์๋ ์๋ฎฌ๋ ์ด์ ํด์ ๋๋ค.
TI ๊ณ ์ ๋ฐ์ดํฐ ๋ณํ๊ธฐ์ ์ฐ๊ฒฐ๋ FPGA์ฉ JESD204 ๊ณ ์ ์ค๊ณ IP
JESD204 ๊ณ ์ ์ค๊ณ IP๋ FPGA ์์ง๋์ด๊ฐ JESD204 ์์คํ ์ผ๋ก ์๋ํ๋ ๊ฒฝ๋ก๋ฅผ ๊ฐ์ํํ ์ ์๋๋ก ์ค๊ณ IP๋ ๋ค์ด์คํธ๋ฆผ ๋์งํธ ์ฒ๋ฆฌ ๋ฐ ๊ธฐํ ์ ํ๋ฆฌ์ผ์ด์ ๋ก์ง์ด JESD204 ํ๋กํ ์ฝ ๋๋ถ๋ถ์ ์ฑ๋ฅ ๋ฐ ํ์ด๋ฐ์ ์ค์ํ ์ ์ฝ ์กฐ๊ฑด์ผ๋ก๋ถํฐ ๊ฒฉ๋ฆฌ๋๋ ๋ฐฉ์์ผ๋ก ์ค๊ณ๋์์ต๋๋ค. IP๋ ์ค๊ณ์๊ฐ ํ์จ์ด ๊ฐ๋ฐ ์๊ฐ์ ๋จ์ถํ๊ณ FPGA ํตํฉ์ ์ฝ๊ฒ ์ํํ ์ ์๋๋ก ์ง์ํฉ๋๋ค.
JESD204 ๊ณ ์ ์ค๊ณ IP๋ TI ๊ณ ์ ๋ฐ์ดํฐ ์ปจ๋ฒํฐ์ ํจ๊ป ์ฌ์ฉํ ์ ์๋๋ก ๋ก์ดํฐ ์์ด ์ ๊ณต๋ฉ๋๋ค. TI๋ ํน์ FPGA ํ๋ซํผ๊ณผ TI ๋ฐ์ดํฐ (...)
500๊ฐ๊ฐ ๋๋ ์ ํ๋ฆฌ์ผ์ด์ ์ดํด๋ณด๊ธฐ
ํ์ํ ์ ํ๋ฆฌ์ผ์ด์ ์ ๊ฒ์ํ๊ฑฐ๋ ์์ฅ ์นดํ ๊ณ ๋ฆฌ๋ณ๋ก ์ฐพ์๋ณด์ธ์