소프트 오류율 FAQ

가능한 원인, SER에 영향을 미치는 요소 및 SER을 예상하는 방법을 포함하여 SER(소프트 오류율)에 대한 기본 질문의 답을 찾아보십시오.

SER이란 무엇입니까?

SER은 소프트 오류율입니다. 소프트 오류는 메모리와 시퀀스 요소의 데이터 상태에 영향을 미치며 지구 환경에서 자연적으로 발생하는 임의 방사선 이벤트가 그 원인입니다. 결함 또는 신뢰성 마모 메커니즘의 하드 오류와는 반대로, 소프트 오류는 일반적으로 회로 자체에는 손상을 주지 않지만(따라서 “소프트” 모니커) 저장된 데이터 또는 영향을 받는 회로 상태를 손상시킵니다(디지털 회로에서는 데이터 상태가 제로 데이터 상태로 또는 그 반대로 잘못 전환되는 오류).

메모리 위치에 새 데이터가 작성되면 데이터 오류가 덮어쓰여지고 시스템이 정상적으로 작동합니다. SER(소프트 오류)에 의한 고장률은 FIT 또는 FIT/Mbit로 보고됩니다(메모리에 집중할 경우). 발생 비율을 보자면, SER이 다른 메커니즘을 모두 합친 하드 고장률보다 몇 배는 높습니다. 소프트 오류를 SEU(싱글 이벤트 업셋)라고도 하는데, 단일 방사선 이벤트가 데이터 손상의 원인이라는 것을 훨씬 정확하게 나타내는 명칭입니다.

SER의 원인은 무엇입니까?

글리치, 노이즈, 전자기 간섭 등 SER 원인은 여러 가지가 있지만 검증된 제조 공정에서 잘 설계된 회로에 SER이 발생하는 주요 원인은 입자 방사선입니다.

지구 환경에서 우려되는 주요 방사선은 칩 물질 자체에 포함된 미량의 불순물에서 방출되는 알파 입자(알파 입자는 먼 거리를 이동할 수 없기 때문에 실리콘까지 도달하는 모든 알파 입자는 일반적으로 칩 자체에 포함된 물질에서 방출된 것) 그리고 항상 존재하는 우주 배경 중성자 선속입니다. 우주 배경 중성자 선속은 해수면에서 ~13n/hr-cm2, 비행 고도에서 최대 26,000n/hr-cm2를 방출합니다.

알파 입자 SER은 ULA(초저 알파) 물질을 사용하여 최소화할 수 있지만 침투성이 매우 높은 중성자는 쉽게 막을 수 없기 때문에 어느 정도의 SER을 감수해야 합니다. SER을 더 낮추려면 방사선 이벤트(예: 절연체의 실리콘)에 의해 모인 전하의 양을 줄이는 공정을 사용하거나 좀 더 일반적인 수단으로 이중화 회로(예: 메모리의 오류 수정)를 사용하는 방법밖에 없습니다.

SER에 영향을 미치는 요소는 무엇입니까?

제품 기술이 SER에 어느 정도 영향을 미칩니다. 하지만 더욱 중요한 것은 장치에 들어 있는 SRAM과 시퀀스 로직의 양입니다. 일반적으로 비보호 메모리가 많은 장치는 SER이 높습니다.

저전력을 위해 저감 전압을 사용하는 기술은 SER이 더 높은 경향이 있습니다. 전압에 의해 데이터 상태가 정의되므로 저전압은 신호 전하가 낮다는 의미이고, 결과적으로 장치가 방사선에 의한 전하 트랜션트에 더욱 민감하게 반응합니다. 메모리에 오류 수정을 사용하면 SER을 대폭 줄일 수 있습니다. ULA 물질을 사용하면 SER의 알파 입자 요소가 줄어듭니다.

그 외의 나머지 SER을 유발하는 중성자를 막을 수 있는 방법은 거의 없으며, 사실상 중성자 선속이 지표면 애플리케이션보다 100~1000배나 높은 항공 전자 애플리케이션의 경우 SER이 훨씬 높을 것입니다.

허용되는 SER 수준이 있습니까?

아니요. SER에 대한 표준이나 “허용되는 수준”은 없습니다. 애플리케이션, 메모리의 양, 메모리의 보호 여부, 장치가 작동되는 위치(예: 지표면, 비행 고도 등)에 따라 “허용되는” SER이 다르기 때문입니다.

이처럼 고장의 임계도에 접근하는 데 여러 요소가 사용되기 때문에 DSP, MSP 등과 같이 주어진 범용 부품의 SER에 한 가지 메트릭만 사용할 수 없습니다. 고객이 제품 애플리케이션, 소프트웨어 및 다양한 애플리케이션 관련 요소에 따라 허용되는 고장 수준을 결정해야 합니다.

이 구체적인 질문에 대한 답을 찾기 위한 첫 번째 단계로 후속 작업의 필요성을 판단할 수 있도록 소프트 오류율의 상한선을 생각해 두어야 합니다.

SER은 어떻게 결정됩니까?

TI는 알파 입자와 중성자를 이용한 방사선 테스트의 기초로써 JEDEC JESD89A “알파 입자 및 지구 우주선이 유발하는 반도체 장치 소프트 오류의 측정 및 보고” 테스트 표준을 주도적으로 제정한 산업 선구자 중 하나입니다.

우리는 일반적으로 제품을 테스트하는 대신 SER을 정확하게 모델링하기 위해 생산 SRAM 어레이 및 시퀀스 로직 어레이가 포함된 테스트 칩을 설계합니다. 이러한 것들을 온라인 SER 계산기와 결합하여 CMOS 기술(350nm~20nm)로 만든 모든 TI 제품의 SER 상한선을 측정합니다. 계산기는 외부 고객을 위해 NDA가 필요합니다.