AM62A34ASMSIANFRQ1 アクティブ

プロセッサ コア：

• 最大 1.4GHz、クワッド 64 ビットまでの Arm Cortex-A53 マイクロプロセッサ サブシステム
  • SECDED ECC 付き 512KB L2 共有キャッシュを搭載したクワッド コア Cortex-A53 クラスタ
  • 各 A53 コアには、SECDED ECC を備えた 32KB L1 D キャッシュおよびパリティ保護を備えた 32KB L1 I キャッシュを搭載
• MCU チャネルの一部として統合され、最大 800MHz で動作するシングル コア Arm Cortex-R5F、FFI 付き
  • 32KB の I キャッシュと 32KB の L1 D キャッシュ、64KB TCM (全メモリに SECDED ECC 付き)
  • 512KB の SRAM (SECDED ECC 付き)
• デバイス管理をサポートするために集積化された、最大 800MHz、シングル コア Arm Cortex-R5F
  • 32KB の I キャッシュと 32KB の L1 D キャッシュ、64KB TCM (全メモリに SECDED ECC 付き)
• シングルコア C7x をベースとするディープ ラーニング アクセラレータ
  • C7x 浮動小数点、1.0GHz、最大 40GFLOPS、256 ビット ベクタ DSP
  • マトリクス乗算アクセラレータ (MMA)、1.0GHz で最大 2TOPS (8b)
  • SECDED ECC を備えた 64KB L1 D キャッシュ、およびパリティ保護を備えた 32KB L1 I キャッシュを搭載
  • 1.25MB の L2 SRAM (SECDED ECC 付き)

• 画像信号プロセッサ (ISP) と複数のビジョン支援アクセラレータによるビジョン処理アクセラレータ (VPAC)：
  • 315M ピクセル / 秒 ISP、最大 5MP@60fps
  • 12 ビット RGB-IR をサポート
  • 最大 16 ビットの入力 RAW 形式をサポート
  • 最大 4096 のラインをサポート
  • ワイド ダイナミック レンジ (WDR)、レンズ歪み補正 (LDC)、ビジョン イメージング サブシステム (VISS)、マルチスカラ (MSC) のサポート
    • 出力カラー フォーマット：8 ビット、12 ビット、YUV 4:2:2、YUV 4:2:0、RGB、HSV/HSL

マルチメディア：

• ディスプレイ サブシステム
  • シングル ディスプレイのサポート
  • 最大 2048 × 1080 @ 60フレーム/秒
  • 独立した PLL で最大 165MHz のピクセル クロックをサポート
  • DPI 24 ビット RGB パラレル インターフェイス
  • 凍結フレーム検出や MISR データ チェックなどの安全機能をサポート
• 1 つの CSI-2 (カメラ シリアル インターフェイス) レシーバ、4 レーン D-PHY 付き
  • MIPI CSI-2 v1.3 準拠 + MIPI D-PHY 1.2
  • 最大 1Gbps の 1、2、3、4 データ レーン モードをサポート
  • CRC チェック + RAM 上の ECC による ECC 検証 / 訂正
  • 仮想チャネルのサポート (最大 16)
  • DMA 経由で DDR にストリーム データを直接書き込む機能
• ビデオ エンコーダ / デコーダ
  • HEVC (H.265) メイン プロファイルをレベル 5.1 上位層でサポート
  • H.264 ベースライン / メイン / ハイ プロファイルをレベル 5.2 でサポート
  • 最大 4K の UHD 解像度をサポート(3840 × 2160)
    • 240M ピクセル / 秒、120M ピクセル / 秒、または 60M ピクセル / 秒をサポートするクロッキング オプション
• 最大 4K UHD (3840 × 2160) の解像度で416M ピクセル / 秒のモーション JPEG エンコード

メモリ サブシステム：

• 最大 2.29MB のオンチップ RAM
  • SECDED ECC 付きの 64KB のオンチップ RAM (OCRAM) は、最大 2 つの独立したメモリ バンクについて、32KB 単位でより小さなバンクに分割可能
  • SMS サブシステムに SECDED ECC を搭載した 256KB のオンチップ RAM
  • テキサス・インスツルメンツのセキュリティ ファームウェア用の SMS サブシステムに SECDED ECC を搭載した 176KB のオンチップ RAM
  • Cortex-R5F MCU サブシステムに SECDED ECC を搭載した 512KB のオンチップ RAM
  • デバイス / パワー マネージャ サブシステムに SECDED ECC を搭載した 64KB のオンチップ RAM
  • C7x ディープ ラーニング アクセラレータに SECDED ECC を搭載した 1.25MB の L2 SRAM
• DDR サブシステム (DDRSS)
  • LPDDR4 対応
  • インライン ECC 付きの 32 ビット データ バス
  • 最大 3733MT/s の速度をサポート
  • 8GBytes の最大アドレス可能範囲

機能安全：

• 機能安全規格準拠を対象とする [産業用]
  • 機能安全アプリケーション向けに開発
  • IEC 61508 機能安全システム設計を支援するドキュメントを準備中
  • SIL 3 までの決定論的対応能力を対象とする
  • SIL 2 までを対象とするハードウェア インテグリティ
  • 安全関連の認証
    • TÜV SÜD による IEC 61508 認定を計画中
• 機能安全規格準拠を対象とする [車載用]
  • 機能安全アプリケーション向けに開発
  • ISO 26262 機能安全システム設計を支援するドキュメントを準備中
  • ASIL D までの決定論的対応能力を対象とする
  • ASIL B までを対象とするハードウェア インテグリティ
  • 安全関連の認証
    • TÜV SÜD による ISO 26262 認定を計画中
• AEC - Q100 認定済み [車載用]

セキュリティ：

• セキュア ブート対応
  • ハードウェアで強化された RoT (Root-of-Trust：信頼の基点)
  • バックアップ キーによる RoT の切り替えをサポート
  • テイクオーバー保護、IP 保護、ロールバック禁止保護のサポート
• 信頼できる実行環境 (TEE) に対応
  • Arm TrustZone をベースとする TEE
  • 分離用の広範なファイアウォール サポート
  • セキュアなウォッチドッグ / タイマ / IPC
  • セキュアなストレージのサポート
  • リプレイ保護メモリ ブロック (RPMB) のサポート
• ユーザー プログラマブルな HSM コアと専用セキュリティ DMA および IPC サブシステムの搭載により絶縁処理を実現した専用セキュリティ コントローラ
• 暗号化アクセラレーションに対応
  • 受信データ ストリームに基づいてキーマテリアルを自動的に切り替えできるセッション認識暗号化エンジン
    • 暗号化コアをサポート
  • AES - 128/192/256 ビットのキー サイズ
  • SHA2 - 224/256/384/512 ビットのキー サイズ
  • DRBG と真性乱数発生器
  • セキュア ブート対応のため PKA (公開鍵アクセラレータ) により RSA/ECC 処理を支援
• デバッグのセキュリティ
  • ソフトウェア制御によるセキュアなデバッグ アクセス
  • セキュリティ対応のデバッグ

高速インターフェイス：

• 次の機能をサポートするイーサネット スイッチを内蔵 (合計 2 つの外部ポート)
  • RMII (10/100) または RGMII (10/100/1000)
  • IEEE1588 (Annex D、Annex E、Annex F と 802.1AS PTP)
  • Clause 45 MDIO PHY 管理
  • ALE エンジン (512 の分類子) に基づくパケット分類器
  • プライオリティ ベースのフロー制御
  • タイム センシティブ ネットワーキング (TSN) のサポート
  • 4 個の CPU ハードウェア割り込みペーシング
  • ハードウェアの IP/UDP/TCP チェックサム オフロード
• 2 つの USB2.0 ポート
  • USB ホスト、USB ペリフェラル、USB デュアルロール デバイス (DRD モード) として構成可能なポート
  • USB VBUS 検出機能を内蔵

一般的な接続機能：

• 9 個のユニバーサル非同期レシーバ トランスミッタ (UART)
• 5 個のシリアル ペリフェラル インターフェイス (SPI) コントローラ
• 6 個の内部集積回路 (I2C) ポート
• 3 個のマルチチャネル オーディオ シリアル ポート (McASP)
  • 最高 50MHz の送信および受信クロック
  • 3 個の McASP で最大 16/04/6 本のシリアル データ ピンを使用でき、TX と RX の各クロックは独立しています
  • 時分割多重化 (TDM)、IC 間サウンド (I2S)、および類似のフォーマットをサポート
  • デジタル オーディオ インターフェイス送信 (SPDIF、IEC60958-1、AES-3 フォーマット) をサポート
  • 送受信用 FIFO バッファ (256 バイト)
  • オーディオ リファレンス出力クロックのサポート
• 3 つの拡張 PWM モジュール (ePWM)
• 3 個の拡張直交エンコーダ パルス モジュール (EQEP)
• 3 個の拡張キャプチャ モジュール (ECAP)
• 汎用 I/O (GPIO) では、すべての LVCMOS I/O を GPIO として構成可能
• 3 個のコントローラ エリア ネットワーク (CAN) モジュール、CAN-FD をサポート
  • CAN プロトコル 2.0A、B、ISO 11898-1 に準拠
  • 完全な CAN FD のサポート (最大 64 データ バイト)
  • メッセージ RAM のパリティ / ECC チェック
  • 最大速度：8Mbps

メディアおよびデータ ストレージ：

• 3 つのマルチメディア カード / セキュア デジタル (MMC/SD/SDIO) インターフェイス
  • 1 個の 8 ビット eMMC インターフェイス、最大速度 HS200
  • 2 個の 4 ビット SD/SDIO インターフェイス、最大 UHS-I
  • eMMC 5.1、SD 3.0、SDIO バージョン 3.0 に準拠
• 最大 133MHz の 1 つの汎用メモリ コントローラ (GPMC)
  • 柔軟な 8 および 16 ビットの非同期メモリ インターフェイスと、最大 4 つのチップ (22 ビット アドレス) セレクト (NAND、NOR、Muxed-NOR、SRAM)
  • BCH コードを使用して 4、8、または 16 ビット ECC をサポート
  • ハミング コードを使用して 1 ビット ECC をサポート
  • エラー特定モジュール (ELM)
    • GPMC と組み合わせて使用して、BCH アルゴリズムにより生成されたシンドローム多項式からデータ エラーのアドレスを特定
    • BCH アルゴリズムに基づいて、512 バイトのブロックごとに 4、8、16 ビットのエラーを特定可能
• DDR/SDR をサポートする OSPI/QSPI
  • シリアル NAND およびシリアル NOR フラッシュ デバイスをサポート
  • 4GBytes のメモリ アドレスをサポート
  • オプションのオンザフライ暗号化を備えた XIP モード

パワー マネージメント：

• デバイス / パワー マネージャでサポートされている低消費電力モード
  • CAN/GPIO/UART ウェイクアップに対する部分的 IO サポート
  • ディープスリープ：I/O + DDR (RAM へのサスペンド)
  • ディープスリープ
  • MCU のみ
  • スタンバイ
  • Cortex-A53 用のダイナミック周波数スケーリング

ブート オプション：

• UART
• I2C EEPROM
• OSPI/QSPI フラッシュ
• GPMC NOR/NAND フラッシュ
• シリアル NAND フラッシュ
• SD カード
• eMMC
• マス ストレージ デバイスからの USB (ホスト) ブート
• 外部ホストからの USB (デバイス) ブート (DFU モード)
• イーサネット

テクノロジ / パッケージ：

• 16nm FinFET テクノロジ
• 18mm × 18mm、0.8mm ピッチ フルアレイ、484 ピン FCBGA (AMB)
• 18mm × 18mm、0.8mm ピッチ フルアレイ、484 ピン FCCSP (ANF)