データシート
CD40106B
- Schmitt-Trigger Inputs
- Hysteresis Voltage (Typical):
- 0.9 V at VDD = 5 V
- 2.3 V at VDD = 10 V
- 3.5 V at VDD = 15 V
- Noise Immunity Greater Than 50%
- No Limit On Input Rise and Fall Times
- Standardized, Symmetrical Output Characteristics
- For Quiescent Current at 20 V
- Maximum Input Current Of 1 µA at 18 V Over Full Package Temperature Range:
- 100 nA at 18 V and 25°C
- Low VDD and VSS Current During Slow Input Ramp
- 5-V, 10-V, and 15-V Parametric Ratings
The CD40106B device consists of six Schmitt-Trigger inputs. Each circuit functions as an inverter with Schmitt-Trigger input. The trigger switches at different points for positive- and negative-going signals. The difference between the positive-going voltage (VP) and the negative-going voltages (VN) is defined as hysteresis voltage (VH).
The CD40106B device is supplied in ceramic packaging (J) as well as standard packaging (D, N, NS, PW). All CD40106B devices are rated for –55°C to +125°C ambient temperature operation.
お客様が関心を持ちそうな類似品
比較対象デバイスと同等の機能で、ピン互換製品
技術資料
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
8 をすべて表示 種類 | タイトル | 最新の英語版をダウンロード | 日付 | |||
---|---|---|---|---|---|---|
* | データシート | CD40106B CMOS Hex Schmitt-Trigger Inverters データシート (Rev. F) | PDF | HTML | 2017年 3月 9日 | ||
セレクション・ガイド | Logic Guide (Rev. AB) | 2017年 6月 12日 | ||||
アプリケーション・ノート | Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) | 2015年 12月 2日 | ||||
セレクション・ガイド | ロジック・ガイド (Rev. AA 翻訳版) | 最新英語版 (Rev.AB) | 2014年 11月 6日 | |||
ユーザー・ガイド | LOGIC Pocket Data Book (Rev. B) | 2007年 1月 16日 | ||||
アプリケーション・ノート | Semiconductor Packing Material Electrostatic Discharge (ESD) Protection | 2004年 7月 8日 | ||||
ユーザー・ガイド | Signal Switch Data Book (Rev. A) | 2003年 11月 14日 | ||||
アプリケーション・ノート | Understanding Buffered and Unbuffered CD4xxxB Series Device Characteristics | 2001年 12月 3日 |
設計および開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
評価ボード
14-24-LOGIC-EVM — 14 ピンから 24 ピンの D、DB、DGV、DW、DYY、NS、PW の各パッケージに封止した各種ロジック製品向けの汎用評価基板
14-24-logic-EVM 評価基板は、14 ピンから 24 ピンの D、DW、DB、NS、PW、DYY、DGV の各パッケージに封止した各種ロジック デバイスをサポートする設計を採用しています。
パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
---|---|---|
PDIP (N) | 14 | Ultra Librarian |
SOIC (D) | 14 | Ultra Librarian |
SOP (NS) | 14 | Ultra Librarian |
TSSOP (PW) | 14 | Ultra Librarian |
購入と品質
記載されている情報:
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL 定格 / ピーク リフロー
- MTBF/FIT 推定値
- 使用原材料
- 認定試験結果
- 継続的な信頼性モニタ試験結果
記載されている情報:
- ファブの拠点
- 組み立てを実施した拠点