ホーム ロジックと電圧変換 フリップ・フロップ、ラッチ、レジスタ シフト・レジスタ
ホーム
ロジックと電圧変換
フリップ・フロップ、ラッチ、レジスタ
シフト・レジスタ

CD74HC4094

アクティブ

ハイスピード CMOS ロジック、3 ステート出力、8 段、シフト レジスタ / ストレージ バス レジスタ

ご注文はこちら
データシート

CD74HC4094

アクティブ
データシート ご注文はこちら

製品詳細

Configuration Serial-in, Parallel-out Bits (#) 8 Technology family HC Supply voltage (min) (V) 2 Supply voltage (max) (V) 6 Input type Standard CMOS Output type 3-State Clock frequency (MHz) 24 IOL (max) (mA) 5.2 IOH (max) (mA) -5.2 Supply current (max) (µA) 160 Features Balanced outputs, High speed (tpd 10-50ns), Output register, Positive input clamp diode Operating temperature range (°C) -55 to 125 Rating Catalog
Configuration Serial-in, Parallel-out Bits (#) 8 Technology family HC Supply voltage (min) (V) 2 Supply voltage (max) (V) 6 Input type Standard CMOS Output type 3-State Clock frequency (MHz) 24 IOL (max) (mA) 5.2 IOH (max) (mA) -5.2 Supply current (max) (µA) 160 Features Balanced outputs, High speed (tpd 10-50ns), Output register, Positive input clamp diode Operating temperature range (°C) -55 to 125 Rating Catalog
PDIP (N) 16 181.42 mm² 19.3 x 9.4 SOIC (D) 16 59.4 mm² 9.9 x 6 SOP (NS) 16 79.56 mm² 10.2 x 7.8 SOT-23-THN (DYY) 16 8.4 mm² 4.2 x 2 TSSOP (PW) 16 32 mm² 5 x 6.4
  • バッファ付き入力
  • カスケード接続のため、正と負のクロック・エッジに同期する個別のシリアル出力
  • ファンアウト (全温度範囲にわたって)
    • 標準出力：10 個の LSTTL 負荷
    • バス・ドライバ出力：15 個の LSTTL 負荷
  • 広い動作電圧範囲：−55℃～125°C
  • 平衡のとれた伝搬遅延と遷移時間
  • LSTTL ロジック IC に比べて消費電力を大幅削減
  • HC タイプ
    • 2V～6V で動作
    • 優れたノイズ耐性：VCCに対して NIL = 30%、NIH = 30% (VCC = 5V 時)
  • HCT タイプ
    • 4.5V～5.5V で動作
    • LSTTL 入力ロジックと直接互換、 VIL = 0.8V (最大値)、VIH = 2V (最小値)
    • CMOS 入力互換、VOL、VOH で II ≤ 1µA
  • バッファ付き入力
  • カスケード接続のため、正と負のクロック・エッジに同期する個別のシリアル出力
  • ファンアウト (全温度範囲にわたって)
    • 標準出力：10 個の LSTTL 負荷
    • バス・ドライバ出力：15 個の LSTTL 負荷
  • 広い動作電圧範囲：−55℃～125°C
  • 平衡のとれた伝搬遅延と遷移時間
  • LSTTL ロジック IC に比べて消費電力を大幅削減
  • HC タイプ
    • 2V～6V で動作
    • 優れたノイズ耐性：VCCに対して NIL = 30%、NIH = 30% (VCC = 5V 時)
  • HCT タイプ
    • 4.5V～5.5V で動作
    • LSTTL 入力ロジックと直接互換、 VIL = 0.8V (最大値)、VIH = 2V (最小値)
    • CMOS 入力互換、VOL、VOH で II ≤ 1µA

CDx4HC4094 および CD74HCT4094 は、8 段のシリアル・シフト・レジスタで、シリアル入力からパラレル・バッファ付きトライステート出力へのストローブ・データ用として各段にストレージ・ラッチを備えています。パラレル出力は、共通のバス・ラインに直接接続できます。正のクロック遷移時にデータがシフトされます。シフト・レジスタの各ステージのデータは、ストローブ入力が HIGH のときにストレージ・レジスタへ転送されます。ストレージ・レジスタのデータは、出力イネーブル信号が HIGH のとき、常に出力に現れます。

CDx4HC4094 および CD74HCT4094 は、8 段のシリアル・シフト・レジスタで、シリアル入力からパラレル・バッファ付きトライステート出力へのストローブ・データ用として各段にストレージ・ラッチを備えています。パラレル出力は、共通のバス・ラインに直接接続できます。正のクロック遷移時にデータがシフトされます。シフト・レジスタの各ステージのデータは、ストローブ入力が HIGH のときにストレージ・レジスタへ転送されます。ストレージ・レジスタのデータは、出力イネーブル信号が HIGH のとき、常に出力に現れます。
filter その他の シフト・レジスタ を検索
ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
16 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート CDx4HC4094、CD74HCT4094 高速 CMOS ロジック 8 段シフトおよびストア・バス・レジスタ、 3 ステート データシート (Rev. F 翻訳版) PDF | HTML 英語版 (Rev.F) PDF | HTML 2022年 5月 11日
アプリケーション・ノート Power-Up Behavior of Clocked Devices (Rev. B) PDF | HTML 2022年 12月 15日
アプリケーション・ノート Implications of Slow or Floating CMOS Inputs (Rev. E) 2021年 7月 26日
セレクション・ガイド Logic Guide (Rev. AB) 2017年 6月 12日
アプリケーション・ノート Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 2015年 12月 2日
セレクション・ガイド ロジック・ガイド (Rev. AA 翻訳版) 最新英語版 (Rev.AB) 2014年 11月 6日
ユーザー・ガイド LOGIC Pocket Data Book (Rev. B) 2007年 1月 16日
アプリケーション・ノート Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
ユーザー・ガイド Signal Switch Data Book (Rev. A) 2003年 11月 14日
アプリケーション・ノート TI IBIS File Creation, Validation, and Distribution Processes 2002年 8月 29日
アプリケーション・ノート CMOS Power Consumption and CPD Calculation (Rev. B) 1997年 6月 1日
アプリケーション・ノート Designing With Logic (Rev. C) 1997年 6月 1日
アプリケーション・ノート Input and Output Characteristics of Digital Integrated Circuits 1996年 10月 1日
アプリケーション・ノート Live Insertion 1996年 10月 1日
アプリケーション・ノート SN54/74HCT CMOS Logic Family Applications and Restrictions 1996年 5月 1日
アプリケーション・ノート Using High Speed CMOS and Advanced CMOS in Systems With Multiple Vcc 1996年 4月 1日

設計および開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

14-24-LOGIC-EVM — 14 ピンから 24 ピンの D、DB、DGV、DW、DYY、NS、PW の各パッケージに封止した各種ロジック製品向けの汎用評価基板

14-24-logic-EVM 評価基板は、14 ピンから 24 ピンの D、DW、DB、NS、PW、DYY、DGV の各パッケージに封止した各種ロジック デバイスをサポートする設計を採用しています。

ユーザー ガイド: PDF | HTML
TI.com で取り扱いなし
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
PDIP (N) 16 Ultra Librarian
SOIC (D) 16 Ultra Librarian
SOP (NS) 16 Ultra Librarian
SOT-23-THN (DYY) 16 Ultra Librarian
TSSOP (PW) 16 Ultra Librarian
TI の評価品に関する標準契約約款が適用されます。

購入と品質

記載されている情報：
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用原材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報：
  • ファブの拠点
  • 組み立てを実施した拠点

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ