ホーム インターフェイス LVDS、M-LVDS、PECL の各 IC
ホーム
インターフェイス
LVDS、M-LVDS、PECL の各 IC

DS15BR400

アクティブ

プリエンファシス機能搭載、4 チャネル、LVDS バッファ / リピータ

ご注文はこちら
データシート

DS15BR400

アクティブ
データシート ご注文はこちら

製品詳細

Function Buffer Protocols CML, LVDS, LVPECL Number of transmitters 4 Number of receivers 4 Supply voltage (V) 3.3 Signaling rate (Mbps) 2000 Input signal CML, LVDS, LVPECL Output signal LVDS Rating Catalog Operating temperature range (°C) -40 to 85
Function Buffer Protocols CML, LVDS, LVPECL Number of transmitters 4 Number of receivers 4 Supply voltage (V) 3.3 Signaling rate (Mbps) 2000 Input signal CML, LVDS, LVPECL Output signal LVDS Rating Catalog Operating temperature range (°C) -40 to 85
TQFP (PFB) 48 81 mm² 9 x 9 WQFN (RTV) 32 25 mm² 5 x 5
  • DC ～ 2Gbps まで、低ジッタ、高ノイズ耐性、低消費電力
  • 信号損失が問題のバックプレーンやケーブルの駆動に適し
    た6dB のプリエンファシス
  • LVDS/CML/LVPECL 互換入力、LVDS 出力
  • オンチップの100Ω出力終端、オプションの100Ω入力終端
  • LVDS 入力/ 出力ピンは15kV ESD 保護
  • 単一3.3V 電源
  • 産業用温度範囲– 40 °C～＋ 85 °C
  • 省スペースのLLP-32 パッケージとTQFP-48 パッケージ
  • DC ～ 2Gbps まで、低ジッタ、高ノイズ耐性、低消費電力
  • 信号損失が問題のバックプレーンやケーブルの駆動に適し
    た6dB のプリエンファシス
  • LVDS/CML/LVPECL 互換入力、LVDS 出力
  • オンチップの100Ω出力終端、オプションの100Ω入力終端
  • LVDS 入力/ 出力ピンは15kV ESD 保護
  • 単一3.3V 電源
  • 産業用温度範囲– 40 °C～＋ 85 °C
  • 省スペースのLLP-32 パッケージとTQFP-48 パッケージ

DS15BR400/DS15BR401 は、最大2Gbps までのデータ・レートに対応した4 チャネルLVDS バッファ/ リピータです。 高速デー タ・パスとフロースルー型ピン配置を採用しており、内部デバイス・ジッタを最小限に抑えるとともに、シンプルなボード・レイ アウトを実現します。また、プリエンファシスを内蔵し、信号損失が問題のバックプレーンやケーブルで発生するISIジッタの影 響を抑えます。 各差動入力ピンは、LVDS や、ナショナル セミコンダクターの10 ビット、16 ビット、18 ビットのBus LVDS SerDes などのBusLVDS、さらにはCML やLVPECL などの幅広い差動信号インタフェースに対応しています。 DS15BR400 の差動 入力と差動出力には、性能改善と実装面積の削減を目的として、100Ω の終端抵抗が内蔵されています。 DS15BR401には、 入力終端抵抗が内蔵されていません。リピータ機能は損失性のバックプレーンやケーブルを使った長距離伝送での信号ブース トにきわめて有効です。

DS15BR400/DS15BR401 は、単一3.3V 電源により駆動し、消費電力は578mW ( 代表値) です。 – 40 °C～＋ 85 °Cの産業 用温度範囲で動作し、省スペース型のLLP-32 パッケージとTQFP-48 パッケージで供給されます。

DS15BR400/DS15BR401 は、最大2Gbps までのデータ・レートに対応した4 チャネルLVDS バッファ/ リピータです。 高速デー タ・パスとフロースルー型ピン配置を採用しており、内部デバイス・ジッタを最小限に抑えるとともに、シンプルなボード・レイ アウトを実現します。また、プリエンファシスを内蔵し、信号損失が問題のバックプレーンやケーブルで発生するISIジッタの影 響を抑えます。 各差動入力ピンは、LVDS や、ナショナル セミコンダクターの10 ビット、16 ビット、18 ビットのBus LVDS SerDes などのBusLVDS、さらにはCML やLVPECL などの幅広い差動信号インタフェースに対応しています。 DS15BR400 の差動 入力と差動出力には、性能改善と実装面積の削減を目的として、100Ω の終端抵抗が内蔵されています。 DS15BR401には、 入力終端抵抗が内蔵されていません。リピータ機能は損失性のバックプレーンやケーブルを使った長距離伝送での信号ブース トにきわめて有効です。

DS15BR400/DS15BR401 は、単一3.3V 電源により駆動し、消費電力は578mW ( 代表値) です。 – 40 °C～＋ 85 °Cの産業 用温度範囲で動作し、省スペース型のLLP-32 パッケージとTQFP-48 パッケージで供給されます。
filter その他の LVDS、M-LVDS、PECL の各 IC を検索
ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
2 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート DS15BR400/DS15BR401 プリエンファシス機能付き4 チャネルLVDS バッファ/ リピータ データシート (Rev. F 翻訳版) 最新英語版 (Rev.G) PDF | HTML 2010年 12月 1日
EVM ユーザー ガイド (英語) 1.5 Gbps Quad LVDS Buffer Evaluation Board 2012年 1月 25日

設計および開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

DS15BR400EVK — 1.5Gbps ４回路 LVDS バッファ評価ボード

DS15BR400 is a four channel LVDS Buffer/Repeater, featuring pre-emphasis with maximum pre-emphasis gain of approximately 6 dB at 750 MHz. The device has internal 100-ohm resistors on both, the inputs and outputs, to improve performance and minimize board size. It utilizes LVDS technology for low (...)

ユーザー ガイド: PDF
TI.com で取り扱いなし
シミュレーション・モデル

DS15BR400 IBIS Model

SNLM093.ZIP (25 KB) - IBIS Model
ダウンロード
シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI (...)
リクエスト
シミュレーション・ツール

TINA-TI — SPICE ベースのアナログ・シミュレーション・プログラム

TINA-TI は、DC 解析、過渡解析、周波数ドメイン解析など、SPICE の標準的な機能すべてを搭載しています。TINA には多彩な後処理機能があり、結果を必要なフォーマットにすることができます。仮想計測機能を使用すると、入力波形を選択し、回路ノードの電圧や波形を仮想的に測定することができます。TINA の回路キャプチャ機能は非常に直観的であり、「クイックスタート」を実現できます。

TINA-TI をインストールするには、約 500MB が必要です。インストールは簡単です。必要に応じてアンインストールも可能です。(そのようなことはないと思いますが)

TINA は DesignSoft (...)

ユーザー ガイド: PDF
英語版 (Rev.A): PDF
View Options
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
TQFP (PFB) 48 Ultra Librarian
WQFN (RTV) 32 Ultra Librarian
TI の評価品に関する標準契約約款が適用されます。

購入と品質

記載されている情報：
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用原材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報：
  • ファブの拠点
  • 組み立てを実施した拠点

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ