LMH0341/0041/0071/0051 SDI デシリアライザは、FPGA とともに使用するナショナル セミコンダクターのSER/DES ファミリの製 品で、5 ビットLVDS を通じてFPGA にインタフェースします。ホストFPGA と組み合わせることで、LMH0341 は入力データ・ レートを自動的に検知して、DVB-ASI、SMPTE 259M、SMPTE292M、またはSMPTE 424M のいずれかの規格に準拠した5 ビットのRaw データ・ワードを出力します。デバイスにより対応する各規格はTable 1 を参照ください。
LMH0341 とホストFPGA 間のインタフェースは、5 ビット幅のLVDS バス、LVDS クロック、SMBus インタフェースで構成され ます。外付けのVCO やクロックは必要ありません。LMH0341CDR は、入力データ・ストリームから周波数を検知し、クリー ンなクロックを生成して、クロックとデータの両方をホストFPGAに伝送します。LMH0341、LMH0041、LMH0071 には、SMPTE 準拠ケーブル・ドライバを備えたシリアル・リクロック・ループスルー機能があります。このファミリが提供する単一チャネル・デ シリアライザの一覧については、Table 1 を参照ください。
これらのSER/DES 製品ファミリにはFPGA 用IP コードのサポートがあり、設計エンジニアはSER/DES 製品を使ったビデオ・ア プリケーションを迅速に開発できます。製品は小型の48 ピンLLP パッケージで提供されます。
| 種類 | タイトル | 最新の英語版をダウンロード | 日付 | |||
|---|---|---|---|---|---|---|
| * | データシート | LMH0341/041/071/051 ループスルー機能およびLVDS インタフェースを備えた3Gbps、HD、SD、DVB-ASI SDI デシリアライザ データシート (Rev. P 翻訳版) | 最新英語版 (Rev.Q) | PDF | HTML | 2010年 12月 16日 | |
| アプリケーション・ノート | AN-1943 Understanding Serial Digital Video Bit Rates (Rev. A) | 2013年 4月 26日 | ||||
| アプリケーション・ノート | AN-1988 LMH0340 / LMH0341 SerDes Family LVDS Timing Overview (Rev. A) | 2013年 4月 26日 | ||||
| アプリケーション・ノート | AN-2145 Power Considerations for SDI Products (Rev. B) | 2013年 4月 26日 | ||||
| アプリケーション・ノート | AN-2146 Power Design for SDI and Other Noise-Sensitive Devices (Rev. A) | 2013年 4月 26日 | ||||
| アプリケーション・ノート | High-Speed Board Layout Challenges in FPGA/SDI Sub-Systems | 2009年 11月 12日 | ||||
| 設計ガイド | Broadcast Video Owner's Manual | 2006年 11月 17日 |
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
We have developed a family of serializers and deserializers intended to support the serial digital interface (SDI) standards of the Society of Motion Picture and Television Engineers (SMPTE). These devices connect to a host FPGA through a moderate speed, moderate width (600 Mbps, 5 bits wide) (...)
TINA は DesignSoft (...)
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| WQFN (RHS) | 48 | Ultra Librarian |