SN54S00
- Package Options Include:
- Plastic Small-Outline (D, NS, PS)
- Shrink Small-Outline (DB)
- Ceramic Flat (W)
- Ceramic Chip Carriers (FK)
- Standard Plastic (N)
- Ceramic (J)
- Also Available as Dual 2-Input Positive-NAND Gate in Small-Outline (PS) Package
- Inputs Are TTL Compliant; VIH = 2 V and
VIL = 0.8 V - Inputs Can Accept 3.3-V or 2.5-V Logic Inputs
- SN5400, SN54LS00, and SN54S00 are Characterized For Operation Over the Full Military Temperature Range of –55ºC to 125ºC
The SNx4xx00 devices contain four independent,
2-input NAND gates. The devices perform the Boolean function Y = A .B or Y = A + B in positive logic.
お客様が関心を持ちそうな類似品
比較対象デバイスと同等の機能で、ピン配置が異なる製品
技術資料
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
9 をすべて表示 種類 | タイトル | 最新の英語版をダウンロード | 日付 | |||
---|---|---|---|---|---|---|
* | データシート | SNx400, SNx4LS00, and SNx4S00 Quadruple 2-Input Positive-NAND Gates データシート (Rev. D) | PDF | HTML | 2017年 5月 19日 | ||
セレクション・ガイド | Logic Guide (Rev. AB) | 2017年 6月 12日 | ||||
アプリケーション・ノート | Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) | 2015年 12月 2日 | ||||
セレクション・ガイド | ロジック・ガイド (Rev. AA 翻訳版) | 最新英語版 (Rev.AB) | 2014年 11月 6日 | |||
ユーザー・ガイド | LOGIC Pocket Data Book (Rev. B) | 2007年 1月 16日 | ||||
アプリケーション・ノート | Semiconductor Packing Material Electrostatic Discharge (ESD) Protection | 2004年 7月 8日 | ||||
アプリケーション・ノート | Designing With Logic (Rev. C) | 1997年 6月 1日 | ||||
アプリケーション・ノート | Input and Output Characteristics of Digital Integrated Circuits | 1996年 10月 1日 | ||||
アプリケーション・ノート | Live Insertion | 1996年 10月 1日 |
設計および開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
---|---|---|
CDIP (J) | 14 | Ultra Librarian |
CFP (W) | 14 | Ultra Librarian |
LCCC (FK) | 20 | Ultra Librarian |
購入と品質
記載されている情報:
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL 定格 / ピーク リフロー
- MTBF/FIT 推定値
- 使用原材料
- 認定試験結果
- 継続的な信頼性モニタ試験結果
記載されている情報:
- ファブの拠点
- 組み立てを実施した拠点