SN74AHC1G126

アクティブ

3 ステート出力、シングル、2V ~ 5.5V バッファ

製品詳細

Technology family AHC Supply voltage (min) (V) 2 Supply voltage (max) (V) 5.5 Number of channels 1 IOL (max) (mA) 8 Supply current (max) (µA) 10 IOH (max) (mA) -8 Input type Standard CMOS Output type 3-State Features Balanced outputs, Over-voltage tolerant inputs, Very high speed (tpd 5-10ns) Rating Catalog Operating temperature range (°C) -40 to 125
Technology family AHC Supply voltage (min) (V) 2 Supply voltage (max) (V) 5.5 Number of channels 1 IOL (max) (mA) 8 Supply current (max) (µA) 10 IOH (max) (mA) -8 Input type Standard CMOS Output type 3-State Features Balanced outputs, Over-voltage tolerant inputs, Very high speed (tpd 5-10ns) Rating Catalog Operating temperature range (°C) -40 to 125
SOT-23 (DBV) 5 8.12 mm² 2.9 x 2.8 SOT-5X3 (DRL) 5 2.56 mm² 1.6 x 1.6 SOT-SC70 (DCK) 5 4.2 mm² 2 x 2.1
  • 動作範囲:2V~5.5V
  • 最大 tpd 6ns (5V 時)
  • 低消費電力、最大 ICC:10µA
  • 5V で ±8mA の出力駆動能力
  • JESD 17 準拠で 250mA 超のラッチアップ性能
  • 動作範囲:2V~5.5V
  • 最大 tpd 6ns (5V 時)
  • 低消費電力、最大 ICC:10µA
  • 5V で ±8mA の出力駆動能力
  • JESD 17 準拠で 250mA 超のラッチアップ性能

SN74AHC1G126 デバイスは、3 ステート出力を搭載したシングル バス バッファ ゲート / ライン ドライバです。出力イネーブル (OE) 入力が Low の場合、出力はディスエーブルになります。OE が High の場合、真のデータが A 入力から Y 出力に渡されます。

SN74AHC1G126 デバイスは、3 ステート出力を搭載したシングル バス バッファ ゲート / ライン ドライバです。出力イネーブル (OE) 入力が Low の場合、出力はディスエーブルになります。OE が High の場合、真のデータが A 入力から Y 出力に渡されます。

ダウンロード 字幕付きのビデオを表示 ビデオ

お客様が関心を持ちそうな類似品

open-in-new 代替品と比較
比較対象デバイスのアップグレード版機能を搭載した、ドロップイン代替製品
SN74AHCT1G126 アクティブ TTL 互換 CMOS 入力、3 ステート出力、シングル、4.5V ~ 5.5V バッファ Voltage range (4.5V to 5.5V), average drive strength (8mA), average propagation delay (9ns)
比較対象デバイスと同等の機能で、ピン互換製品
SN74LVC1G07 アクティブ オープン ドレイン出力、シングル、1.65V ~ 5.5V バッファ Shorter average propagation delay (5.5ns), higher average drive strength (24mA)

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
21 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート SN74AHC1G126 3 ステート出力搭載シングル・バス・バッファ・ゲート データシート (Rev. M 翻訳版) PDF | HTML 英語版 (Rev.M) PDF | HTML 2024年 2月 29日
アプリケーション・ノート Implications of Slow or Floating CMOS Inputs (Rev. E) 2021年 7月 26日
セレクション・ガイド Little Logic Guide 2018 (Rev. G) 2018年 7月 6日
セレクション・ガイド Logic Guide (Rev. AB) 2017年 6月 12日
アプリケーション・ノート How to Select Little Logic (Rev. A) 2016年 7月 26日
アプリケーション・ノート Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 2015年 12月 2日
セレクション・ガイド ロジック・ガイド (Rev. AA 翻訳版) 最新英語版 (Rev.AB) 2014年 11月 6日
ユーザー・ガイド LOGIC Pocket Data Book (Rev. B) 2007年 1月 16日
製品概要 Design Summary for WCSP Little Logic (Rev. B) 2004年 11月 4日
アプリケーション・ノート Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
アプリケーション・ノート Selecting the Right Level Translation Solution (Rev. A) 2004年 6月 22日
アプリケーション・ノート Advanced High-Speed CMOS (AHC) Logic Family (Rev. C) 2002年 12月 2日
アプリケーション・ノート Texas Instruments Little Logic Application Report 2002年 11月 1日
アプリケーション・ノート TI IBIS File Creation, Validation, and Distribution Processes 2002年 8月 29日
設計ガイド AHC/AHCT Designer's Guide February 2000 (Rev. D) 2000年 2月 24日
アプリケーション・ノート Benefits & Issues of Migrating 5-V and 3.3-V Logic to Lower-Voltage Supplies (Rev. A) 1999年 9月 8日
製品概要 Military Advanced High-Speed CMOS Logic (AHC/AHCT) (Rev. C) 1998年 4月 1日
アプリケーション・ノート Migration From 3.3-V To 2.5-V Power Supplies For Logic Devices 1997年 12月 1日
アプリケーション・ノート Bus-Interface Devices With Output-Damping Resistors Or Reduced-Drive Outputs (Rev. A) 1997年 8月 1日
アプリケーション・ノート CMOS Power Consumption and CPD Calculation (Rev. B) 1997年 6月 1日
アプリケーション・ノート Live Insertion 1996年 10月 1日

設計および開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

5-8-LOGIC-EVM — 5 ~ 8 ピンの DCK、DCT、DCU、DRL、DBV の各パッケージをサポートする汎用ロジックの評価基板 (EVM)

5 ~ 8 ピンで DCK、DCT、DCU、DRL、DBV の各パッケージを使用する多様なデバイスをサポートできる設計のフレキシブルな評価基板です。
ユーザー ガイド: PDF
シミュレーション・モデル

HSPICE Model for SN74AHC1G126

SCLJ015.ZIP (85 KB) - HSpice Model
シミュレーション・モデル

SN74AHC1G126 Behavioral SPICE Model (Rev. A)

SCLM269A.ZIP (6 KB) - PSpice Model
シミュレーション・モデル

SN74AHC1G126 IBIS Model (Rev. A)

SCLM009A.ZIP (51 KB) - IBIS Model
リファレンス・デザイン

TIDA-00268 — Thunderbolt™ シングル・ポート周辺機器のリファレンス・デザイン

TI 製の Thunderbolt™ シングル・ポート・ペリフェラルのリファレンス・デザインであり、20Gbps の帯域幅を達成する Thunderbolt 2 システム用に最適化されています。このデザインでは TPS65980 パワー・マネージメント・ユニットを活用して、ディスクリート実装に比べると BOM(部品表)コストを最大 50% 削減し、面積を約 40% 節減します。このデザインは、セルフ・パワー形式とバス・パワー形式の両方で、シングル・ポート Thunderbolt システムとして Intel 側でテストを受け、認定を取得済みです。
設計ガイド: PDF
回路図: PDF
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
SOT-23 (DBV) 5 Ultra Librarian
SOT-5X3 (DRL) 5 Ultra Librarian
SOT-SC70 (DCK) 5 Ultra Librarian

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用原材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報:
  • ファブの拠点
  • 組み立てを実施した拠点

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ