ホーム ロジックと電圧変換 論理ゲート NAND ゲート
ホーム
ロジックと電圧変換
論理ゲート
NAND ゲート

SN74AHCT1G00

アクティブ

TTL 互換 CMOS 入力、シングル、2 入力、4.5V ～ 5.5V NAND ゲート

ご注文はこちら
データシート

SN74AHCT1G00

アクティブ
データシート ご注文はこちら

製品詳細

Technology family AHCT Supply voltage (min) (V) 4.5 Supply voltage (max) (V) 5.5 Number of channels 1 Inputs per channel 2 IOL (max) (mA) 8 IOH (max) (mA) -8 Input type TTL-Compatible CMOS Output type Push-Pull Features Over-voltage tolerant inputs, Very high speed (tpd 5-10ns) Data rate (max) (Mbps) 70 Rating Catalog Operating temperature range (°C) -40 to 125
Technology family AHCT Supply voltage (min) (V) 4.5 Supply voltage (max) (V) 5.5 Number of channels 1 Inputs per channel 2 IOL (max) (mA) 8 IOH (max) (mA) -8 Input type TTL-Compatible CMOS Output type Push-Pull Features Over-voltage tolerant inputs, Very high speed (tpd 5-10ns) Data rate (max) (Mbps) 70 Rating Catalog Operating temperature range (°C) -40 to 125
SOT-23 (DBV) 5 8.12 mm² 2.9 x 2.8 SOT-SC70 (DCK) 5 4.2 mm² 2 x 2.1
  • 動作範囲：4.5V～5.5V
  • 最大 tpd：7.1ns (5V 時)
  • 低消費電力、最大 ICC 10µA
  • ±8mA の出力駆動能力 (5V 時)
  • 入力は TTL 電圧互換
  • JESD 17 準拠で 250mA 超のラッチアップ性能
  • 動作範囲：4.5V～5.5V
  • 最大 tpd：7.1ns (5V 時)
  • 低消費電力、最大 ICC 10µA
  • ±8mA の出力駆動能力 (5V 時)
  • 入力は TTL 電圧互換
  • JESD 17 準拠で 250mA 超のラッチアップ性能

SN74AHCT1G00 デバイスは、ブール関数 Y = A × B、つまり Y = A + B を正論理で実行します。

SN74AHCT1G00 デバイスは、ブール関数 Y = A × B、つまり Y = A + B を正論理で実行します。
filter その他の NAND ゲート を検索
ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
20 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート SN74AHCT1G00 シングル 2 入力、正論理 NAND ゲート データシート (Rev. P 翻訳版) PDF | HTML 英語版 (Rev.P) PDF | HTML 2024年 2月 1日
アプリケーション・ノート Implications of Slow or Floating CMOS Inputs (Rev. E) 2021年 7月 26日
セレクション・ガイド Little Logic Guide 2018 (Rev. G) 2018年 7月 6日
セレクション・ガイド Logic Guide (Rev. AB) 2017年 6月 12日
アプリケーション・ノート How to Select Little Logic (Rev. A) 2016年 7月 26日
アプリケーション・ノート Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 2015年 12月 2日
セレクション・ガイド ロジック・ガイド (Rev. AA 翻訳版) 最新英語版 (Rev.AB) 2014年 11月 6日
ユーザー・ガイド LOGIC Pocket Data Book (Rev. B) 2007年 1月 16日
製品概要 Design Summary for WCSP Little Logic (Rev. B) 2004年 11月 4日
アプリケーション・ノート Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
アプリケーション・ノート Selecting the Right Level Translation Solution (Rev. A) 2004年 6月 22日
アプリケーション・ノート Advanced High-Speed CMOS (AHC) Logic Family (Rev. C) 2002年 12月 2日
アプリケーション・ノート Texas Instruments Little Logic Application Report 2002年 11月 1日
アプリケーション・ノート TI IBIS File Creation, Validation, and Distribution Processes 2002年 8月 29日
設計ガイド AHC/AHCT Designer's Guide February 2000 (Rev. D) 2000年 2月 24日
製品概要 Military Advanced High-Speed CMOS Logic (AHC/AHCT) (Rev. C) 1998年 4月 1日
アプリケーション・ノート Migration From 3.3-V To 2.5-V Power Supplies For Logic Devices 1997年 12月 1日
アプリケーション・ノート Bus-Interface Devices With Output-Damping Resistors Or Reduced-Drive Outputs (Rev. A) 1997年 8月 1日
アプリケーション・ノート CMOS Power Consumption and CPD Calculation (Rev. B) 1997年 6月 1日
アプリケーション・ノート Live Insertion 1996年 10月 1日

設計および開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

5-8-LOGIC-EVM — 5 ～ 8 ピンの DCK、DCT、DCU、DRL、DBV の各パッケージをサポートする汎用ロジックの評価基板 (EVM)

5 ～ 8 ピンで DCK、DCT、DCU、DRL、DBV の各パッケージを使用する多様なデバイスをサポートできる設計のフレキシブルな評価基板です。
ユーザー ガイド: PDF
TI.com で取り扱いなし
シミュレーション・モデル

SN74AHCT1G00 Behavioral SPICE Model

SCLM248.ZIP (7 KB) - PSpice Model
ダウンロード
シミュレーション・モデル

SN74AHCT1G00 IBIS Model

SCLM011.ZIP (7 KB) - IBIS Model
ダウンロード
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
SOT-23 (DBV) 5 Ultra Librarian
SOT-SC70 (DCK) 5 Ultra Librarian
TI の評価品に関する標準契約約款が適用されます。

購入と品質

記載されている情報：
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用原材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報：
  • ファブの拠点
  • 組み立てを実施した拠点

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ