SN74AUP1G08-Q1
- AEC-Q100 Qualified with the Following Results:
- Device Temperature Grade 1: –40°C to 125°C Ambient Operating Temperature Range
- Device HBM ESD Classification Level H2
- Device CDM ESD Classification Level C3B
- Available in the Texas Instruments NanoStar Package
- Low Static-Power Consumption:
ICC = 0.9 µA Max - Low Dynamic-Power Consumption:
Cpd = 4.3 pF Typ at 3.3 V - Low Input Capacitance: Ci = 1.5 pF Typ
- Low Noise: Overshoot and Undershoot
< 10% of VCC - Ioff Supports Partial-Power-Down Mode Operation
- Schmitt-Trigger Action Allows Slow Input Transition and Better
Switching Noise Immunity at the Input (Vhys = 250 mV, Typ at
3.3 V) - Wide Operating VCC Range of 0.8 V to 3.6 V
- Optimized for 3.3-V Operation
- 3.6-V Input/Output (I/O) Tolerant to Support Mixed-Mode Signal Operation
- tpd = 4.3 ns Max at 3.3 V
- Suitable for Point-to-Point Applications
- Latch-Up Performance Exceeds 100 mA Per JESD-78, Class II
NanoStar is a trademark of Texas Instruments.
The AUP family is TIs premier solution to the low-power needs of the industry in battery-powered portable applications. This family ensures a very low static- and dynamic-power consumption across the entire VCC range of 0.8 V to 3.6 V, resulting in increased battery life (see Figure 1). This product also maintains excellent signal integrity (see the very low undershoot and overshoot characteristics shown in Figure 2).
This single 2-input positive-AND gate performs the Boolean function: Y = A B or Y = A\ + B\ in positive logic.
NanoStar package technology is a major breakthrough in integrated circuit (IC) packaging concepts, because it uses the die as the package.
This device is fully specified for partial-power-down applications using Ioff. The Ioff circuitry disables the outputs, preventing damaging current backflow through the device when it is powered down.
お客様が関心を持ちそうな類似品
比較対象デバイスと同等の機能で、ピン互換製品
技術資料
種類 | タイトル | 最新の英語版をダウンロード | 日付 | |||
---|---|---|---|---|---|---|
* | データシート | LOW-POWER SINGLE 2-INPUT POSITIVE AND GATE データシート | 2012年 12月 12日 | |||
セレクション・ガイド | Little Logic Guide 2018 (Rev. G) | 2018年 7月 6日 | ||||
セレクション・ガイド | Logic Guide (Rev. AB) | 2017年 6月 12日 | ||||
アプリケーション・ノート | How to Select Little Logic (Rev. A) | 2016年 7月 26日 | ||||
その他の技術資料 | 車載用ロジック・デバイス | 英語版 | 2015年 2月 4日 | |||
セレクション・ガイド | ロジック・ガイド (Rev. AA 翻訳版) | 最新英語版 (Rev.AB) | 2014年 11月 6日 | |||
アプリケーション・ノート | Semiconductor Packing Material Electrostatic Discharge (ESD) Protection | 2004年 7月 8日 |
設計および開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
5-8-LOGIC-EVM — 5 ~ 8 ピンの DCK、DCT、DCU、DRL、DBV の各パッケージをサポートする汎用ロジックの評価基板 (EVM)
パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
---|---|---|
SOT-SC70 (DCK) | 5 | Ultra Librarian |
購入と品質
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL 定格 / ピーク リフロー
- MTBF/FIT 推定値
- 使用原材料
- 認定試験結果
- 継続的な信頼性モニタ試験結果
- ファブの拠点
- 組み立てを実施した拠点