Operates From 1.65 V to 3.6 V
Inputs Accept Voltages to 5.5 V
Max t_pd of 6.2 ns
Typical V_OLP (Output Ground Bounce)
<0.8 V at V_CC = 3.3 V, T_A = 25°C
Typical V_OHV (Output V_OH Undershoot)
>2 V at V_CC = 3.3 V, T_A = 25°C
Latch-Up Performance Exceeds 250 mA Per JESD 17
ESD Protection Exceeds JESD 22
- 2000-V Human-Body Model (A114-A)
- 200-V Machine Model (A115-A)
- 1000-V Charged-Device Model (C101)

Operates From 1.65 V to 3.6 V
Inputs Accept Voltages to 5.5 V
Max t_pd of 6.2 ns
Typical V_OLP (Output Ground Bounce)
<0.8 V at V_CC = 3.3 V, T_A = 25°C
Typical V_OHV (Output V_OH Undershoot)
>2 V at V_CC = 3.3 V, T_A = 25°C
Latch-Up Performance Exceeds 250 mA Per JESD 17
ESD Protection Exceeds JESD 22
- 2000-V Human-Body Model (A114-A)
- 200-V Machine Model (A115-A)
- 1000-V Charged-Device Model (C101)

This dual 2-line to 4-line decoder/demultiplexer is designed for 1.65-V to 3.6-V V_CC operation.

The device comprises two individual 2-line to 4-line decoders in a single package. The active-low enable (G)\ input can be used as a data line in demultiplexing applications. This decoders/demultiplexers feature fully buffered inputs, each of which represents only one normalized load to its driving circuit.

Inputs can be driven from either 3.3-V or 5-V devices. This feature allows the use of this device as a translator in a mixed 3.3-V/5-V system environment.

This dual 2-line to 4-line decoder/demultiplexer is designed for 1.65-V to 3.6-V V_CC operation.

Inputs can be driven from either 3.3-V or 5-V devices. This feature allows the use of this device as a translator in a mixed 3.3-V/5-V system environment.

filter

その他のデジタル・デマルチプレクサ / デコーダを検索

ダウンロード字幕付きのビデオを表示ビデオ

技術資料

star

=TI が選定したこの製品の主要ドキュメント

結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。

28 をすべて表示

	種類	タイトル	最新の英語版をダウンロード	日付
*	データシート	SN74LVC139A データシート (Rev. O)		2003年 10月 2日
	アプリケーション・ノート	Implications of Slow or Floating CMOS Inputs (Rev. E)		2021年 7月 26日
	セレクション・ガイド	Little Logic Guide 2018 (Rev. G)		2018年 7月 6日
	セレクション・ガイド	Logic Guide (Rev. AB)		2017年 6月 12日
	アプリケーション・ノート	How to Select Little Logic (Rev. A)		2016年 7月 26日
	アプリケーション・ノート	Understanding and Interpreting Standard-Logic Data Sheets (Rev. C)		2015年 12月 2日
	セレクション・ガイド	ロジック・ガイド (Rev. AA 翻訳版)	最新英語版 (Rev.AB)	2014年 11月 6日
	ユーザー・ガイド	LOGIC Pocket Data Book (Rev. B)		2007年 1月 16日
	製品概要	Design Summary for WCSP Little Logic (Rev. B)		2004年 11月 4日
	アプリケーション・ノート	Semiconductor Packing Material Electrostatic Discharge (ESD) Protection		2004年 7月 8日
	アプリケーション・ノート	Selecting the Right Level Translation Solution (Rev. A)		2004年 6月 22日
	ユーザー・ガイド	Signal Switch Data Book (Rev. A)		2003年 11月 14日
	アプリケーション・ノート	Use of the CMOS Unbuffered Inverter in Oscillator Circuits		2003年 11月 6日
	ユーザー・ガイド	LVC and LV Low-Voltage CMOS Logic Data Book (Rev. B)		2002年 12月 18日
	アプリケーション・ノート	Texas Instruments Little Logic Application Report		2002年 11月 1日
	アプリケーション・ノート	TI IBIS File Creation, Validation, and Distribution Processes		2002年 8月 29日
	その他の技術資料	Standard Linear & Logic for PCs, Servers & Motherboards		2002年 6月 13日
	アプリケーション・ノート	16-Bit Widebus Logic Families in 56-Ball, 0.65-mm Pitch Very Thin Fine-Pitch BGA (Rev. B)		2002年 5月 22日
	アプリケーション・ノート	Power-Up 3-State (PU3S) Circuits in TI Standard Logic Devices		2002年 5月 10日
	その他の技術資料	STANDARD LINEAR AND LOGIC FOR DVD/VCD PLAYERS		2002年 3月 27日
	アプリケーション・ノート	Migration From 3.3-V To 2.5-V Power Supplies For Logic Devices		1997年 12月 1日
	アプリケーション・ノート	Bus-Interface Devices With Output-Damping Resistors Or Reduced-Drive Outputs (Rev. A)		1997年 8月 1日
	アプリケーション・ノート	CMOS Power Consumption and CPD Calculation (Rev. B)		1997年 6月 1日
	アプリケーション・ノート	LVC Characterization Information		1996年 12月 1日
	アプリケーション・ノート	Input and Output Characteristics of Digital Integrated Circuits		1996年 10月 1日
	アプリケーション・ノート	Live Insertion		1996年 10月 1日
	設計ガイド	Low-Voltage Logic (LVC) Designer's Guide		1996年 9月 1日
	アプリケーション・ノート	Understanding Advanced Bus-Interface Products Design Guide		1996年 5月 1日

設計および開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

14-24-LOGIC-EVM — 14 ピンから 24 ピンの D、DB、DGV、DW、DYY、NS、PW の各パッケージに封止した各種ロジック製品向けの汎用評価基板

14-24-logic-EVM 評価基板は、14 ピンから 24 ピンの D、DW、DB、NS、PW、DYY、DGV の各パッケージに封止した各種ロジックデバイスをサポートする設計を採用しています。

ユーザーガイド: PDF | HTML

TI.com で取り扱いなし

評価ボード

14-24-NL-LOGIC-EVM — 14 ピンから 24 ピンのリードなしパッケージ向け、ロジック製品の汎用評価基板

14-24-NL-LOGIC-EVM は、14 ピンから24 ピンの BQA、BQB、RGY、RSV、RJW、RHL の各パッケージに封止した各種ロジックデバイスや変換デバイスをサポートする設計を採用したフレキシブルな評価基板 (EVM) です。

ユーザーガイド: PDF | HTML

TI.com で取り扱いなし

シミュレーション・モデル

SN74LVC139A IBIS Model

SCEM267.ZIP (35 KB) - IBIS Model

ダウンロード

パッケージ	ピン数	CAD シンボル、フットプリント、および 3D モデル
SOIC (D)	16	Ultra Librarian
SOP (NS)	16	Ultra Librarian
SSOP (DB)	16	Ultra Librarian
TSSOP (PW)	16	Ultra Librarian
TVSOP (DGV)	16	Ultra Librarian
VQFN (RGY)	16	Ultra Librarian

TI の評価品に関する標準契約約款が適用されます。

購入と品質

記載されている情報：

RoHS
REACH
デバイスのマーキング
リード端子の仕上げ / ボールの原材料
MSL 定格 / ピークリフロー
MTBF/FIT 推定値
使用原材料
認定試験結果
継続的な信頼性モニタ試験結果

記載されている情報：

ファブの拠点
組み立てを実施した拠点

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。

ビデオシリーズ

ビデオをすべて表示

SN74LVC139A

デュアル、2 ライン入力 4 ライン出力、デコーダ / デマルチプレクサ