SN74LVC2GU04

Name: SN74LVC2GU04
Brand: TI
SKU: SN74LVC2GU04
Price: 0.205 USD

アクティブ

2 チャネル、1.65V ～ 5.5V インバータ

ご注文はこちら

データシート

document-pdfAcrobat Dual Inverter Gate--SN74LVC2GU04 データシート (Rev. N) (英語)

SN74LVC2GU04

アクティブ

データシート

ご注文はこちら

製品詳細

Technology family

LVC

Supply voltage (min) (V)

1.65

Supply voltage (max) (V)

5.5

Number of channels

IOL (max) (mA)

IOH (max) (mA)

-32

Supply current (max) (µA)

Input type

Standard CMOS

Output type

Push-Pull

Features

Balanced outputs, Over-voltage tolerant inputs, Partial power down (Ioff), Unbuffered, Very high speed (tpd 5-10ns)

Rating

Catalog

Operating temperature range (°C)

-40 to 125

Technology family

LVC

Supply voltage (min) (V)

1.65

Supply voltage (max) (V)

5.5

Number of channels

IOL (max) (mA)

IOH (max) (mA)

-32

Supply current (max) (µA)

Input type

Standard CMOS

Output type

Push-Pull

Features

Balanced outputs, Over-voltage tolerant inputs, Partial power down (Ioff), Unbuffered, Very high speed (tpd 5-10ns)

Rating

Catalog

Operating temperature range (°C)

-40 to 125

DSBGA (YZP)

2.1875 mm² 1.75 x 1.25

SOT-23 (DBV)

8.12 mm² 2.9 x 2.8

SOT-SC70 (DCK)

4.2 mm² 2 x 2.1

Available in the Texas Instruments NanoFree Package
Supports 5-V V_CC Operation
Inputs Accept Voltages to 5.5 V
Max t_pd of 3.7 ns at 3.3 V
Low Power Consumption, 10-µA Max I_CC
±24-mA Output Drive at 3.3 V
Typical V_OLP (Output Ground Bounce)
<0.8 V at V_CC = 3.3 V, T_A = 25°C
Typical V_OHV (Output V_OH Undershoot)
>2 V at V_CC = 3.3 V, T_A = 25°C
I_off Supports Live Insertion, Partial-Power-Down Mode, and Back-Drive Protection
Can Be Used as a Down Translator to Translate Inputs From a Max of 5.5 V Down to the V_CC Level
Unbuffered Outputs
Latch-Up Performance Exceeds 100 mA Per
JESD 78, Class II
ESD Protection Exceeds JESD 22
- 2000-V Human-Body Model (A114-A)
- 200-V Machine Model (A115-A)
- 1000-V Charged-Device Model (C101)

Available in the Texas Instruments NanoFree Package
Supports 5-V V_CC Operation
Inputs Accept Voltages to 5.5 V
Max t_pd of 3.7 ns at 3.3 V
Low Power Consumption, 10-µA Max I_CC
±24-mA Output Drive at 3.3 V
Typical V_OLP (Output Ground Bounce)
<0.8 V at V_CC = 3.3 V, T_A = 25°C
Typical V_OHV (Output V_OH Undershoot)
>2 V at V_CC = 3.3 V, T_A = 25°C
I_off Supports Live Insertion, Partial-Power-Down Mode, and Back-Drive Protection
Can Be Used as a Down Translator to Translate Inputs From a Max of 5.5 V Down to the V_CC Level
Unbuffered Outputs
Latch-Up Performance Exceeds 100 mA Per
JESD 78, Class II
ESD Protection Exceeds JESD 22
- 2000-V Human-Body Model (A114-A)
- 200-V Machine Model (A115-A)
- 1000-V Charged-Device Model (C101)

This dual inverter is designed for 1.65-V to 5.5-V V_CC operation.

The SN74LVC2GU04 device contains two inverters with unbuffered outputs and performs the Boolean function Y = A.

NanoFree™ package technology is a major breakthrough in IC packaging concepts, using the die as the package.

This dual inverter is designed for 1.65-V to 5.5-V V_CC operation.

The SN74LVC2GU04 device contains two inverters with unbuffered outputs and performs the Boolean function Y = A.

NanoFree™ package technology is a major breakthrough in IC packaging concepts, using the die as the package.

filter

その他の反転バッファとドライバを検索

ダウンロード字幕付きのビデオを表示ビデオ

お客様が関心を持ちそうな類似品

open-in-new

代替品と比較

比較対象デバイスと同等の機能で、ピン互換製品

SN74AUP2G04

アクティブ

2 チャネル、0.8V ～ 3.6V 低消費電力インバータ Smaller voltage range (0.8V to 3.6V), longer average propagation delay (8ns), lower average drive strength (4mA)

技術資料

star

=TI が選定したこの製品の主要ドキュメント

結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。

29 をすべて表示

	種類	タイトル		最新の英語版をダウンロード	日付
*	データシート	Dual Inverter Gate--SN74LVC2GU04 データシート (Rev. N)			2013年 12月 12日
	アプリケーション・ノート	Implications of Slow or Floating CMOS Inputs (Rev. E)			2021年 7月 26日
	アプリケーション概要	Generate a Clock Signal from a Crystal Oscillator	PDF \| HTML		2020年 10月 8日
	セレクション・ガイド	Little Logic Guide 2018 (Rev. G)			2018年 7月 6日
	セレクション・ガイド	Logic Guide (Rev. AB)			2017年 6月 12日
	アプリケーション・ノート	How to Select Little Logic (Rev. A)			2016年 7月 26日
	アプリケーション・ノート	Understanding and Interpreting Standard-Logic Data Sheets (Rev. C)			2015年 12月 2日
	セレクション・ガイド	ロジック・ガイド (Rev. AA 翻訳版)		最新英語版 (Rev.AB)	2014年 11月 6日
	ユーザー・ガイド	LOGIC Pocket Data Book (Rev. B)			2007年 1月 16日
	製品概要	Design Summary for WCSP Little Logic (Rev. B)			2004年 11月 4日
	アプリケーション・ノート	Semiconductor Packing Material Electrostatic Discharge (ESD) Protection			2004年 7月 8日
	アプリケーション・ノート	Selecting the Right Level Translation Solution (Rev. A)			2004年 6月 22日
	ユーザー・ガイド	Signal Switch Data Book (Rev. A)			2003年 11月 14日
	アプリケーション・ノート	Use of the CMOS Unbuffered Inverter in Oscillator Circuits			2003年 11月 6日
	ユーザー・ガイド	LVC and LV Low-Voltage CMOS Logic Data Book (Rev. B)			2002年 12月 18日
	アプリケーション・ノート	Texas Instruments Little Logic Application Report			2002年 11月 1日
	アプリケーション・ノート	TI IBIS File Creation, Validation, and Distribution Processes			2002年 8月 29日
	その他の技術資料	Standard Linear & Logic for PCs, Servers & Motherboards			2002年 6月 13日
	アプリケーション・ノート	16-Bit Widebus Logic Families in 56-Ball, 0.65-mm Pitch Very Thin Fine-Pitch BGA (Rev. B)			2002年 5月 22日
	アプリケーション・ノート	Power-Up 3-State (PU3S) Circuits in TI Standard Logic Devices			2002年 5月 10日
	その他の技術資料	STANDARD LINEAR AND LOGIC FOR DVD/VCD PLAYERS			2002年 3月 27日
	アプリケーション・ノート	Migration From 3.3-V To 2.5-V Power Supplies For Logic Devices			1997年 12月 1日
	アプリケーション・ノート	Bus-Interface Devices With Output-Damping Resistors Or Reduced-Drive Outputs (Rev. A)			1997年 8月 1日
	アプリケーション・ノート	CMOS Power Consumption and CPD Calculation (Rev. B)			1997年 6月 1日
	アプリケーション・ノート	LVC Characterization Information			1996年 12月 1日
	アプリケーション・ノート	Input and Output Characteristics of Digital Integrated Circuits			1996年 10月 1日
	アプリケーション・ノート	Live Insertion			1996年 10月 1日
	設計ガイド	Low-Voltage Logic (LVC) Designer's Guide			1996年 9月 1日
	アプリケーション・ノート	Understanding Advanced Bus-Interface Products Design Guide			1996年 5月 1日