ホーム ロジックと電圧変換 フリップ・フロップ、ラッチ、レジスタ D タイプ・ラッチ

SN74LVCH32373A

アクティブ

3 ステート出力、32 ビット トランスペアレント D タイプ ラッチ

製品詳細

Number of channels 32 Technology family LVC Supply voltage (min) (V) 1.65 Supply voltage (max) (V) 3.6 Input type Standard CMOS Output type 3-State Clock frequency (max) (MHz) 100 IOL (max) (mA) 24 IOH (max) (mA) -24 Supply current (max) (µA) 40 Features Balanced outputs, Flow-through pinout, Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns) Operating temperature range (°C) -40 to 85 Rating Catalog
Number of channels 32 Technology family LVC Supply voltage (min) (V) 1.65 Supply voltage (max) (V) 3.6 Input type Standard CMOS Output type 3-State Clock frequency (max) (MHz) 100 IOL (max) (mA) 24 IOH (max) (mA) -24 Supply current (max) (µA) 40 Features Balanced outputs, Flow-through pinout, Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns) Operating temperature range (°C) -40 to 85 Rating Catalog
NFBGA (NMJ) 96 74.25 mm² 13.5 x 5.5
  • テキサス・インスツルメンツの Widebus+™ ファミリ製品
  • 1.65V~3.6V で動作
  • 5.5V までの入力電圧に対応
  • 最大 tpd:4.2ns (3.3V 時)
  • 標準 VOLP (出力グランド・バウンス) < 0.8V (VCC = 3.3V、TA = 25℃)
  • 標準 VOHV (出力 VOH アンダーシュート) > 2V (VCC = 3.3V、TA = 25℃)
  • Ioff により部分的パワーダウン・モードでの動作をサポート
  • ミクストモード・シグナル動作をサポート (3.3V VCC で 5V の入力または出力電圧)
  • データ入力時のバス・ホールドにより、外付けプルアップ / プルダウン抵抗が不要
  • JESD 17 準拠で 250mA 超のラッチアップ性能
  • JESD 22 を超える ESD 保護
    • 2000V、人体モデル (A114-A)
    • 200V、マシン・モデル (A115-A)
  • テキサス・インスツルメンツの Widebus+™ ファミリ製品
  • 1.65V~3.6V で動作
  • 5.5V までの入力電圧に対応
  • 最大 tpd:4.2ns (3.3V 時)
  • 標準 VOLP (出力グランド・バウンス) < 0.8V (VCC = 3.3V、TA = 25℃)
  • 標準 VOHV (出力 VOH アンダーシュート) > 2V (VCC = 3.3V、TA = 25℃)
  • Ioff により部分的パワーダウン・モードでの動作をサポート
  • ミクストモード・シグナル動作をサポート (3.3V VCC で 5V の入力または出力電圧)
  • データ入力時のバス・ホールドにより、外付けプルアップ / プルダウン抵抗が不要
  • JESD 17 準拠で 250mA 超のラッチアップ性能
  • JESD 22 を超える ESD 保護
    • 2000V、人体モデル (A114-A)
    • 200V、マシン・モデル (A115-A)

この 32 ビット・トランスペアレント D タイプ・ラッチは、1.65V~3.6V の VCC で動作するように設計されています。

SN74LVCH32373A は、バッファ・レジスタ、I/O ポート、双方向バス・ドライバ、作業レジスタの実装に特に適しています。本デバイスは 4 つの 8 ビット・ラッチ、2 つの 16 ビット・ラッチ、1 つの 32 ビット・ラッチのいずれかとして使用できます。ラッチ・イネーブル (LE) 入力が HIGH の場合、Q 出力はデータ (D) 入力に従います。LE を LOW にすると、D 入力で設定されたレベルで Q 出力がラッチされます。

この 32 ビット・トランスペアレント D タイプ・ラッチは、1.65V~3.6V の VCC で動作するように設計されています。

SN74LVCH32373A は、バッファ・レジスタ、I/O ポート、双方向バス・ドライバ、作業レジスタの実装に特に適しています。本デバイスは 4 つの 8 ビット・ラッチ、2 つの 16 ビット・ラッチ、1 つの 32 ビット・ラッチのいずれかとして使用できます。ラッチ・イネーブル (LE) 入力が HIGH の場合、Q 出力はデータ (D) 入力に従います。LE を LOW にすると、D 入力で設定されたレベルで Q 出力がラッチされます。

ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
30 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート SN74LVCH32373A 3 ステート出力、32 ビット、トランスペアレント D タイプ・ラッチ データシート (Rev. E 翻訳版) PDF | HTML 英語版 (Rev.E) PDF | HTML 2021年 10月 16日
アプリケーション・ノート Power-Up Behavior of Clocked Devices (Rev. B) PDF | HTML 2022年 12月 15日
アプリケーション・ノート Implications of Slow or Floating CMOS Inputs (Rev. E) 2021年 7月 26日
アプリケーション・ノート An Overview of Bus-Hold Circuit and the Applications (Rev. B) 2018年 9月 17日
セレクション・ガイド Little Logic Guide 2018 (Rev. G) 2018年 7月 6日
セレクション・ガイド Logic Guide (Rev. AB) 2017年 6月 12日
アプリケーション・ノート How to Select Little Logic (Rev. A) 2016年 7月 26日
アプリケーション・ノート Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 2015年 12月 2日
セレクション・ガイド ロジック・ガイド (Rev. AA 翻訳版) 最新英語版 (Rev.AB) 2014年 11月 6日
ユーザー・ガイド LOGIC Pocket Data Book (Rev. B) 2007年 1月 16日
製品概要 Design Summary for WCSP Little Logic (Rev. B) 2004年 11月 4日
アプリケーション・ノート Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
アプリケーション・ノート Selecting the Right Level Translation Solution (Rev. A) 2004年 6月 22日
ユーザー・ガイド Signal Switch Data Book (Rev. A) 2003年 11月 14日
アプリケーション・ノート Use of the CMOS Unbuffered Inverter in Oscillator Circuits 2003年 11月 6日
ユーザー・ガイド LVC and LV Low-Voltage CMOS Logic Data Book (Rev. B) 2002年 12月 18日
アプリケーション・ノート Texas Instruments Little Logic Application Report 2002年 11月 1日
アプリケーション・ノート TI IBIS File Creation, Validation, and Distribution Processes 2002年 8月 29日
その他の技術資料 Standard Linear & Logic for PCs, Servers & Motherboards 2002年 6月 13日
アプリケーション・ノート 16-Bit Widebus Logic Families in 56-Ball, 0.65-mm Pitch Very Thin Fine-Pitch BGA (Rev. B) 2002年 5月 22日
アプリケーション・ノート Power-Up 3-State (PU3S) Circuits in TI Standard Logic Devices 2002年 5月 10日
その他の技術資料 STANDARD LINEAR AND LOGIC FOR DVD/VCD PLAYERS 2002年 3月 27日
アプリケーション・ノート Migration From 3.3-V To 2.5-V Power Supplies For Logic Devices 1997年 12月 1日
アプリケーション・ノート Bus-Interface Devices With Output-Damping Resistors Or Reduced-Drive Outputs (Rev. A) 1997年 8月 1日
アプリケーション・ノート CMOS Power Consumption and CPD Calculation (Rev. B) 1997年 6月 1日
アプリケーション・ノート LVC Characterization Information 1996年 12月 1日
アプリケーション・ノート Input and Output Characteristics of Digital Integrated Circuits 1996年 10月 1日
アプリケーション・ノート Live Insertion 1996年 10月 1日
設計ガイド Low-Voltage Logic (LVC) Designer's Guide 1996年 9月 1日
アプリケーション・ノート Understanding Advanced Bus-Interface Products Design Guide 1996年 5月 1日

設計および開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

シミュレーション・モデル

SN74LVCH32373A IBIS Model

SCEM117.ZIP (16 KB) - IBIS Model
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
NFBGA (NMJ) 96 Ultra Librarian

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用原材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報:
  • ファブの拠点
  • 組み立てを実施した拠点

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ