TPS59116
- Synchronous Buck Controller (VDDQ)
- Wide-Input Voltage Range: 3.0-V to 28-V
- D-CAP™ Mode with 100-ns Load Step Response
- Current Mode Option Supports Ceramic Output Capacitors
- Supports Soft-Off in S4/S5 States
- Current Sensing from RDS(on) or Resistor
- 2.5-V (DDR), 1.8-V (DDR2), Adjustable to 1.5-V (DDR3) or
Output Range 0.75-V to 3.0-V - Equipped with Powergood, Overvoltage Protection and
Undervoltage Protection
- 3-A LDO (VTT), Buffered Reference (VREF)
- Capable to Sink and Source 3 A
- LDO Input Available to Optimize Power Losses
- Requires Small 20-µF Ceramic Output Capacitor
- Buffered Low Noise 10-mA VREF Output
- Accuracy ±20 mV for both VREF and VTT
- Supports High-Z in S3 and Soft-Off in S4/S5
- Thermal Shutdown
- APPLICATIONS
- DDR/DDR2/DDR3/LPDDR3 Memory Power
Supplies in Embedded Computing System - SSTL-2 SSTL-18 and HSTL Termination
- DDR/DDR2/DDR3/LPDDR3 Memory Power
D-CAP, PowerPAD are trademarks of Texas Instruments.
The TPS59116 provides a complete power supply for DDR/SSTL-2, DDR2/SSTL-18, and DDR3 memory systems. It integrates a synchronous buck controller with a 3-A sink/source tracking linear regulator and buffered low noise reference. The TPS59116 offers the lowest total solution cost in systems where space is at a premium. The TPS59116 synchronous controller runs fixed 400-kHz pseudo-constant frequency PWM with an adaptive on-time control that can be configured in D-CAP™ Mode for ease of use and fastest transient response or in current mode to support ceramic output capacitors. The 3-A sink/source LDO maintains fast transient response only requiring 20-µF (2 × 10 µF) of ceramic output capacitance. In addition, the LDO supply input is available externally to significantly reduce the total power losses. The TPS59116 supports all of the sleep state controls placing VTT at high-Z in S3 (suspend to RAM) and discharging VDDQ, VTT and VTTREF (soft-off) in S4/S5 (suspend to disk). TPS59116 has all of the protection features including thermal shutdown and is offered in both a 20-pin HTSSOP PowerPAD™ package and 24-pin 4×4 QFN.
技術資料
種類 | タイトル | 最新の英語版をダウンロード | 日付 | |||
---|---|---|---|---|---|---|
* | データシート | Complete DDR, DDR2 and DDR3 Memory Power Solution SBC データシート | 2010年 4月 30日 | |||
セレクション・ガイド | 電源 IC セレクション・ガイド 2018 (Rev. R 翻訳版) | 英語版 (Rev.R) | 2018年 9月 13日 |
設計および開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
---|---|---|
VQFN (RGE) | 24 | Ultra Librarian |
購入と品質
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL 定格 / ピーク リフロー
- MTBF/FIT 推定値
- 使用原材料
- 認定試験結果
- 継続的な信頼性モニタ試験結果
- ファブの拠点
- 組み立てを実施した拠点
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。