SN74AHC1G00

Name: SN74AHC1G00
Brand: TI
SKU: SN74AHC1G00
Price: 0.022 USD

現行

單路 2 輸入、2-V 至 5.5-V NAND 閘

立即訂購

產品規格表

document-pdfAcrobat SN74AHC1G00 Single 2-Input Positive-NAND Gate datasheet (Rev. Q) (英文) PDF | HTML

SN74AHC1G00

現行

產品規格表

立即訂購

產品詳細資料

Technology family

AHC

Supply voltage (min) (V)

Supply voltage (max) (V)

5.5

Number of channels

Inputs per channel

IOL (max) (mA)

IOH (max) (mA)

-8

Input type

Standard CMOS

Output type

Push-Pull

Features

Over-voltage tolerant inputs, Very high speed (tpd 5-10ns)

Data rate (max) (Mbps)

110

Rating

Catalog

Operating temperature range (°C)

-40 to 125

Technology family

AHC

Supply voltage (min) (V)

Supply voltage (max) (V)

5.5

Number of channels

Inputs per channel

IOL (max) (mA)

IOH (max) (mA)

-8

Input type

Standard CMOS

Output type

Push-Pull

Features

Over-voltage tolerant inputs, Very high speed (tpd 5-10ns)

Data rate (max) (Mbps)

110

Rating

Catalog

Operating temperature range (°C)

-40 to 125

SOT-23 (DBV)

8.12 mm² 2.9 x 2.8

SOT-5X3 (DRL)

2.56 mm² 1.6 x 1.6

SOT-SC70 (DCK)

4.2 mm² 2 x 2.1

Operating range: 2 V to 5.5 V
Maximum tpd of 6.5 ns at 5 V
Low power consumption: maximum ICC of 10 µA
±8-mA output drive at 5 V
Schmitt trigger action at all inputs makes the circuit tolerant for slower input rise and fall time
Latch-up performance exceeds 250 mA per JESD 17

Operating range: 2 V to 5.5 V
Maximum tpd of 6.5 ns at 5 V
Low power consumption: maximum ICC of 10 µA
±8-mA output drive at 5 V
Schmitt trigger action at all inputs makes the circuit tolerant for slower input rise and fall time
Latch-up performance exceeds 250 mA per JESD 17

The SN74AHC1G00 performs the Boolean function Y = A • B or Y = A + B in positive logic.

filter

尋找其它 NAND 閘

下載觀看有字幕稿的影片影片

您可能會感興趣的類似產品

open-in-new

比較替代產品

引腳對引腳且具備與所比較裝置相同的功能

SN74HCS30

現行

具有施密特觸發器輸入的八輸入 NAND 閘 Larger voltage range (2V to 6V)

技術文件

star

=TI 所選的此產品重要文件

找不到結果。請清除您的搜尋條件，然後再試一次。

檢視所有 20

	類型	標題		日期
*	Data sheet	SN74AHC1G00 Single 2-Input Positive-NAND Gate datasheet (Rev. Q)	PDF \| HTML	2024年 1月 31日
	Application note	Implications of Slow or Floating CMOS Inputs (Rev. E)		2021年 7月 26日
	Selection guide	Little Logic Guide 2018 (Rev. G)		2018年 7月 6日
	Selection guide	Logic Guide (Rev. AB)		2017年 6月 12日
	Application note	How to Select Little Logic (Rev. A)		2016年 7月 26日
	Application note	Understanding and Interpreting Standard-Logic Data Sheets (Rev. C)		2015年 12月 2日
	User guide	LOGIC Pocket Data Book (Rev. B)		2007年 1月 16日
	Product overview	Design Summary for WCSP Little Logic (Rev. B)		2004年 11月 4日
	Application note	Semiconductor Packing Material Electrostatic Discharge (ESD) Protection		2004年 7月 8日
	Application note	Selecting the Right Level Translation Solution (Rev. A)		2004年 6月 22日
	Application note	Advanced High-Speed CMOS (AHC) Logic Family (Rev. C)		2002年 12月 2日
	Application note	Texas Instruments Little Logic Application Report		2002年 11月 1日
	Application note	TI IBIS File Creation, Validation, and Distribution Processes		2002年 8月 29日
	Design guide	AHC/AHCT Designer's Guide February 2000 (Rev. D)		2000年 2月 24日
	Application note	Benefits & Issues of Migrating 5-V and 3.3-V Logic to Lower-Voltage Supplies (Rev. A)		1999年 9月 8日
	Product overview	Military Advanced High-Speed CMOS Logic (AHC/AHCT) (Rev. C)		1998年 4月 1日
	Application note	Migration From 3.3-V To 2.5-V Power Supplies For Logic Devices		1997年 12月 1日
	Application note	Bus-Interface Devices With Output-Damping Resistors Or Reduced-Drive Outputs (Rev. A)		1997年 8月 1日
	Application note	CMOS Power Consumption and CPD Calculation (Rev. B)		1997年 6月 1日
	Application note	Live Insertion		1996年 10月 1日