Seleccione una versión

Seleccione una versión

No se encontraron resultados. Borre su búsqueda y vuelva a intentarlo.

ADS127L18-FPGA-EXAMPLE-CODE

ADS127L18 example FPGA code

Seleccione una versión
No se encontraron resultados. Borre su búsqueda y vuelva a intentarlo.
Última versión
Versión: 1.0.0
Fecha de publicación: 7/11/2024
download

ADS127L18 example Verilog code  — 0 K

Github™
Productos
ADC de precisión
ADS127L14 — ADC delta-sigma de 24 bits, banda ancha, 512 kSPS, cuatro canales y muestreo simultáneo ADS127L18 — ADC delta-sigma de 24 bits, banda ancha, 512 kSPS, ocho canales y muestreo simultáneo

Información de la versión

Example FPGA code for ADS127L18 data port

This is an example of how to latch data from the ADS127L18 frame-sync data port that outputs the channel conversion data. The data port is a synchronous, read-only interface with synchronized output clock signals (FSYNC and DCLK) and channel data (DOUTx). This Verilog module captures and splits the continuous 1/2/4/8 lane data (including STATUS and CRC bytes if enabled) into eight separate channels and latches the data between frames.