CDC-CDCM7005-CALC

CDC7005/CDCM7005 PLL ループ帯域カリキュレータ

CDC-CDCM7005-CALC

概要

This tool helps to determine the right divider values (M, N & P) and to choose the filter type and components. This calculator will help to find out the appropriate loop bandwidth, phase margin, jitter peaking, etc. just varying the loop parameters like PFD frequency, filter components, Charge pump current, and VCO gain (Hz/V). This is a software package that lets the Engineers enter a piecewise-linear noise model for the VCO (VCXO) and the reference clock source to predict the PLL output phase noise and hence calculate the phase jitter.

機能

The lab view based tool can:

  • Determine the PFD frequency automatically
  • Calculate loop bandwidth, Phase margin and Jitter peaking
  • Predict the PLL output Phase noise
  • Calculate Phase Jitter (rms)
クロック ジッタ クリーナ
CDCM7005 VCXO を基準クロックに同期、高性能、低位相ノイズ、低スキューのクロック・シンセサイザ
クロック・ジェネレータ
CDC7005 VCXO を基準クロックに同期、高性能、低位相ノイズ、低スキューのクロック・シンセサイザ
ダウンロード 字幕付きのビデオを表示 ビデオ

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

英語で投稿されたすべてのフォーラムトピックを表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。

ビデオ