我們提供針對寬頻及高速應用進行最佳化，並具有低於 –230 dBc/Hz 的同步化和標準化相位雜訊的廣泛射頻相位鎖定迴路 (PLL) 產品組合及合成器。我們的 RF PLL 及合成器有助於縮減設計時間，同時能超越如航太、國防、測試與量測及無線通訊等應用領域的性能需求。
依類別瀏覽
依重要功能選擇
設計與開發資源
應用軟體及架構
PLLatinum™ 模擬工具
PLLATINUMSIM-SW 為一模擬工具，可讓使用者建立 PLLatinum™ 積體電路的詳細設計和模擬，包括 LMX 系列的相位鎖定迴路 (PLL) 及合成器。
應用軟體及架構
德州儀器 (TI) 時鐘和合成器 (TICS) Pro 軟體
德州儀器 (TI) 的時鐘及合成器 (TICS) 專業級軟體用於編程具有以下前置字元的產品編號的評估模組 (EVM)：CDC、LMK 和 LMX。這些產品包括鎖相迴路及電壓控制振盪器 (PLL+VCO)、合成器和時鐘裝置。
設計工具
時鐘樹架構程式設計軟體
Clock tree architect is a clock tree synthesis tool that streamlines your design process by generating clock tree solutions based on your system requirements. The tool pulls data from an extensive database of clocking products to generate a system-level multi-chip clocking solution.