74AC11138 3 ライン入力 8 ライン出力、デコーダ / デマルチプレクサ

このリソースの元の言語は英語です。翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

1 特長

高速メモリデコーダおよびデータ転送システムに適した設計
3 つのイネーブル入力を備え、カスケード接続やデータ受信を簡素化
センターピン V_CC および GND 構成により、高速スイッチングノイズを最小化
EPIC ™ (Enhanced-Performance Implanted CMOS) 1µm プロセス
500mA (標準値) のラッチアップ耐性 (125℃時)
プラスチック SOP (Small-Outline Package) (D) および TSSOP (Thin Shrink Small-Outline Package) (PW)、標準プラスチック 300mil DIP (Dual In-line Package) (N) を選択可能

74AC11138 の回路は、伝搬遅延時間を極めて短くする必要がある高性能メモリデコーディングまたはデータルーティング用途向けに設計されています。

パッケージ情報

部品番号	パッケージ ⁽¹⁾	パッケージサイズ⁽²⁾	本体サイズ (公称)⁽³⁾
74AC11138	D (SOIC、16)	9.9mm × 6mm	9.9mm × 3.9mm
	N (PDIP、16)	19.3mm × 9.4mm	19.3mm × 6.35mm
	NS (SOP、16)	10.2mm × 7.8mm	10.3mm × 5.3mm
	PW (TSSOP、16)	5.00mm × 6.4mm	5.00mm × 4.4mm

(1) 詳細については、セクション 10 を参照してください。

(2) パッケージサイズ (長さ × 幅) は公称値であり、該当する場合はピンも含まれます。

(3) 本体サイズ (長さ×幅) は公称値であり、ピンは含まれません。

論理図 (正論理)

図 3-1 D、N、PW パッケージ (上面図)

表 3-1 ピンの機能

図 3-2 ピンの機能