JAJSUO1C May 1988 – May 2024 74AC11138
PRODUCTION DATA
デバイスごとのパッケージ図は、PDF版データシートをご参照ください。
74AC11138 の回路は、伝搬遅延時間を極めて短くする必要がある高性能メモリ デコーディングまたはデータ ルーティング用途向けに設計されています。高性能メモリ システムでは、このデコーダを使用することにより、システム デコードの影響を最小限にとどめられます。高速イネーブル回路を利用した高速メモリと組み合わせた場合、このデコーダの遅延時間とメモリのイネーブル時間は、通例、メモリの標準的なアクセス時間を下回ります。すなわち、このデコーダによる実質的なシステム遅延時間は無視できるということです。
2 進数のセレクト (A、B、C) 入力と 3 つのイネーブル (G1、G2A、G2B) 入力の条件に応じて、8 つの出力ラインのいずれかが選択されます。2 つのアクティブ Low イネーブル入力と 1 つのアクティブ High イネーブル入力があるので、拡張時に外部ゲートまたはインバータが不要になります。24 ラインのデコーダは、外部インバータを使わずに実装でき、32 ラインのデコーダを実装するのも、1 つのインバータで済みます。イネーブル入力は、多重分離用途のデータ入力として使用できます。
74AC11138 は、-40℃～85℃で動作特性が規定されています。