• Menu
  • Product
  • Email
  • PDF
  • Order now

  • ADC322x デュアル・チャネル、12 ビット、25MSPS～125MSPS A/D コンバータ

    • JAJSHP1E July   2014  – June 2022 ADC3221 , ADC3222 , ADC3223 , ADC3224

      PRODUCTION DATA  

  • CONTENTS
  • SEARCH
  • ADC322x デュアル・チャネル、12 ビット、25MSPS～125MSPS A/D コンバータ
  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 Revision History
    1.     Device Comparison Table
  5. 5 Pin Configuration and Functions
  6. 6 Specifications
    1. 6.1  Absolute Maximum Ratings
    2. 6.2  ESD Ratings
    3. 6.3  Recommended Operating Conditions (1)
    4. 6.4  Thermal Information
    5. 6.5  Electrical Characteristics: General
    6. 6.6  Electrical Characteristics: ADC3221, ADC3222
    7. 6.7  Electrical Characteristics: ADC3223, ADC3224
    8. 6.8  AC Performance: ADC3221
    9. 6.9  AC Performance: ADC3222
    10. 6.10 AC Performance: ADC3223
    11. 6.11 AC Performance: ADC3224
    12. 6.12 Digital Characteristics
    13. 6.13 Timing Requirements: General
    14. 6.14 Timing Requirements: LVDS Output
    15. 6.15 Typical Characteristics: ADC3221
    16. 6.16 Typical Characteristics: ADC3222
    17. 6.17 Typical Characteristics: ADC3223
    18. 6.18 Typical Characteristics: ADC3224
    19. 6.19 Typical Characteristics: Common
    20. 6.20 Typical Characteristics: Contour
  7. 7 Parameter Measurement Information
    1. 7.1 Timing Diagrams
  8. 8 Detailed Description
    1. 8.1 Overview
    2. 8.2 Functional Block Diagram
    3. 8.3 Feature Description
      1. 8.3.1 Analog Inputs
      2. 8.3.2 Clock Input
        1. 8.3.2.1 Using the SYSREF Input
        2. 8.3.2.2 SNR and Clock Jitter
      3. 8.3.3 Digital Output Interface
        1. 8.3.3.1 One-Wire Interface: 12X Serialization
        2. 8.3.3.2 Two-Wire Interface: 6X Serialization
    4. 8.4 Device Functional Modes
      1. 8.4.1 Input Clock Divider
      2. 8.4.2 Chopper Functionality
      3. 8.4.3 Power-Down Control
        1. 8.4.3.1 Improving Wake-Up Time From Global Power-Down
      4. 8.4.4 Internal Dither Algorithm
    5. 8.5 Programming
      1. 8.5.1 Serial Interface
        1. 8.5.1.1 Register Initialization
          1. 8.5.1.1.1 Serial Register Write
          2. 8.5.1.1.2 Serial Register Readout
      2. 8.5.2 Register Initialization through SPI
    6. 8.6 Register Maps
      1. 8.6.1 Summary of Special Mode Registers
      2. 8.6.2 Serial Register Description
        1. 8.6.2.1  Register 01h
        2. 8.6.2.2  Register 03h
        3. 8.6.2.3  Register 04h
        4. 8.6.2.4  Register 05h
        5. 8.6.2.5  Register 06h
        6. 8.6.2.6  Register 07h
        7. 8.6.2.7  Register 09h
        8. 8.6.2.8  Register 0Ah
        9. 8.6.2.9  Register 0Bh
        10. 8.6.2.10 Register 0Eh
        11. 8.6.2.11 Register 0Fh
        12. 8.6.2.12 Register 13h
        13. 8.6.2.13 Register 15h
        14. 8.6.2.14 Register 25h
        15. 8.6.2.15 Register 27h
        16. 8.6.2.16 Register 41Dh
        17. 8.6.2.17 Register 422h
        18. 8.6.2.18 Register 434h
        19. 8.6.2.19 Register 439h
        20. 8.6.2.20 Register 51Dh
        21. 8.6.2.21 Register 522h
        22. 8.6.2.22 Register 534h
        23. 8.6.2.23 Register 539h
        24. 8.6.2.24 Register 608h
        25. 8.6.2.25 Register 70Ah
  9. 9 Applications and Implementation
    1. 9.1 Application Information
    2. 9.2 Typical Applications
      1. 9.2.1 Driving Circuit Design: Low Input Frequencies
        1. 9.2.1.1 Design Requirements
        2. 9.2.1.2 Detailed Design Procedure
        3. 9.2.1.3 Application Curve
      2. 9.2.2 Driving Circuit Design: Input Frequencies Between 100 MHz to 230 MHz
        1. 9.2.2.1 Design Requirements
        2. 9.2.2.2 Detailed Design Procedure
        3. 9.2.2.3 Application Curve
      3. 9.2.3 Driving Circuit Design: Input Frequencies Greater than 230 MHz
        1. 9.2.3.1 Design Requirements
        2. 9.2.3.2 Detailed Design Procedure
        3. 9.2.3.3 Application Curve
    3. 9.3 Power Supply Recommendations
    4. 9.4 Layout
      1. 9.4.1 Layout Guidelines
      2. 9.4.2 Layout Example
  10. 10Device and Documentation Support
    1. 10.1 Receiving Notification of Documentation Updates
    2. 10.2 サポート・リソース
    3. 10.3 Trademarks
    4. 10.4 Electrostatic Discharge Caution
    5. 10.5 Glossary
  11. 11Mechanical, Packaging, and Orderable Information
  12. 重要なお知らせ

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
  • RGZ|48
    • MPQF123F
サーマルパッド・メカニカル・データ
  • RGZ|48
    • QFND131R
発注情報
  • jajshp1e_oa
  • jajshp1e_pm
search No matches found.
  • Full reading width
    • Full reading width
    • Comfortable reading width
    • Expanded reading width
  • Card for each section
  • Card with all content

 

DATA SHEET

ADC322x デュアル・チャネル、12 ビット、25MSPS～125MSPS A/D コンバータ

このリソースの元の言語は英語です。 翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。 実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

1 特長

  • デュアル・チャネル
  • 12 ビット分解能
  • 単一電源：1.8V
  • シリアル LVDS インターフェイス (SLVDS)
  • 1、2、4 分周が可能な柔軟性の高い入力クロック・バッファ
  • fIN = 70MHz で SNR = 70.2dBFS、SFDR = 87dBc
  • 超低消費電力
    • 125MSPS で 116mW/Ch
  • チャネル分離：105dB
  • ディザおよびチョッパを内蔵
  • マルチチップの同期をサポート
  • 14 ビット・バージョンとピン互換
  • パッケージ：VQFN-48 (7mm × 7mm)

2 アプリケーション

  • マルチキャリア、マルチモードのセルラー基地局
  • レーダーおよびスマート・アンテナ・アレイ
  • 兵器の誘導
  • モータ制御の帰還
  • ネットワークおよびベクトル解析
  • 通信テスト機器
  • 非破壊試験
  • マイクロ波受信機
  • ソフトウェア無線 (SDR)
  • 直交およびダイバーシティ無線受信器
  • ハンドヘルド無線および測定器

3 概要

ADC322x は線形性が高く、超低消費電力の、デュアル・チャネル、12 ビット、25MSPS～125MSPS A/D コンバータ (ADC) ファミリです。これらのデバイスは、入力信号の周波数が高く、広いダイナミック・レンジという要件が課された、条件の厳しいアプリケーションを想定して特に設計されています。入力クロック分周器を備えているためシステム・クロック・アーキテクチャを柔軟に設計でき、SYSREF 入力を使用することでシステムを完全に同期させることができます。ADC322x ファミリは、インターフェイスの配線数を減らすためにシリアル LVDS (Low Voltage Differential Signaling) をサポートしているため、システムの集積度を高めることができます。シリアル LVDS インターフェイスは 2 線式 (各 ADC データをシリアル化し 2 対の LVDS に出力) です。オプションとして、1 線式のシリアル LVDS インターフェイスも使用できます。内蔵のフェーズ・ロック・ループ (PLL) は、入力された ADC サンプリング・クロックを逓倍して、各チャネルの 12 ビットのデータをシリアル化するため使用されるビット・クロックを生成します。シリアル・データ・ストリームに加え、フレームとビット・クロックも LVDS 出力として送信されます。

パッケージ情報
部品番号 パッケージ(1) 本体サイズ (公称)
ADC322x VQFN (48) 7.00mm × 7.00mm
(1) 利用可能なすべてのパッケージについては、このデータシートの末尾にある注文情報を参照してください。

GUID-514AF0B0-D33D-4847-8747-221436285471-low.giffS = 125MSPS、fIN = 10MHz での性能
(SNR = 70.6dBFS、SFDR = 100dBc)

4 Revision History

Changes from Revision D (August 2019) to Revision E (June 2022)

  • Changed the device number from: ADC3241 to: ADC3221 and ADC3242 to: ADC3222 in Electrical Characteristics: ADC3221, ADC3222 Go
  • Changed the device number from: ADC3243 to: ADC3223 and ADC3244 to: ADC3224 in Electrical Characteristics: ADC3223, ADC3224 Go

Changes from Revision C (July 2019) to Revision D (August 2019)

  • Deleted Graphs: Histogram, Integral Nonlinearity, and Differential Nonlinearity Go
  • Deleted Graphs: Histogram, Integral Nonlinearity, and Differential Nonlinearity Go
  • Deleted Graphs: Histogram, Integral Nonlinearity, and Differential Nonlinearity Go
  • Deleted Graphs: Histogram, Integral Nonlinearity, and Differential Nonlinearity Go

Changes from Revision B (March 2016) to Revision C (July 2019)

  • 「概要」セクションに、「オプションとして、1 線式のシリアル LVDS インターフェイスも使用できます」という文章を追加Go
  • Changed the description of pin AVDD, DVDD, GND, and PDN pins in the Pin Functions table Go
  • Changed the condition statement for Electrical Characteristics: General Go
  • Moved the location of Electrical Characteristics: General Go
  • Changed the parameter description of EG(REF) in Electrical Characteristics: General Go
  • Deleted EG(CHAN) from Electrical Characteristics: General Go
  • Changed the parameter description of α(EGCHAN) in Electrical Characteristics: General Go
  • Changed the condition statement for Electrical Characteristics: ADC3221, ADC3222 Go
  • Changed ADC clock frequency (ADC3241) From: MAX = 125 MSPS To: MAX = 25 MSPS in Electrical Characteristics: ADC3221, ADC3222 Go
  • Changed ADC clock frequency (ADC3242) From: MAX = 125 MSPS To: MAX = 50 MSPS in Electrical Characteristics: ADC3221, ADC3222 Go
  • Changed the condition statement for Electrical Characteristics: ADC3223, ADC3224 Go
  • Changed the condition statement for Electrical Characteristics: ADC3221 Go
  • Changed the condition statement for Electrical Characteristics: ADC3222 Go
  • Changed the condition statement for Electrical Characteristics: ADC3223 Go
  • Changed the condition statement for Electrical Characteristics: ADC3224 Go
  • Added Differential swing to DIGITAL INPUTS (SYSREFP, SYSREFM) Go
  • Deleted VIH and VIL from DIGITAL INPUTS (SYSREFP, SYSREFM) Go
  • added table note: SYSREF is internally biased to 0.9 V.to Digital Characteristics Go
  • Added Graphs: Histogram, Integral Nonlinearity, and Differential Nonlinearity Go
  • Added Graphs: Histogram, Integral Nonlinearity, and Differential Nonlinearity Go
  • Added Graphs: Histogram, Integral Nonlinearity, and Differential Nonlinearity Go
  • Added Graphs: Histogram, Integral Nonlinearity, and Differential Nonlinearity Go
  • Changed the Overview sectionGo
  • Added Using the SYSREF Input sectionGo
  • Changed the Register Initialization through SPI sectionGo
  • Changed the Detailed Design Procedure sectionGo

Changes from Revision A (March 2015) to Revision B (March 2016)

  • Added Digital Inputs section to Digital Characteristics tableGo
  • Changed Wake-up time parameter maximum specifications in Timing Requirements: General tableGo
  • Updated Figure 6-19, Figure 6-20, Figure 6-23, Figure 6-24, Figure 6-25 and, Figure 6-26 Go
  • Updated Figure 6-50, Figure 6-53, Figure 6-54, Figure 6-55, and Figure 6-56 Go
  • Updated Figure 6-79, Figure 6-80, Figure 6-83, Figure 6-84, Figure 6-85, and Figure 6-86 Go
  • Updated Figure 6-109, Figure 6-110, Figure 6-113, Figure 6-114, Figure 6-115, and Figure 6-116.Go
  • Changed conditions of Figure 6-122 and Figure 6-124 Go
  • Changed Figure 7-2 Go
  • Changed SNR and Clock Jitter section: changed typical thermal noise value in description of and changed Figure 8-7 to reflect updated thermal noise value Go
  • Changed Table 8-1 Go
  • Changed Lane to Wire in Figure 8-8 Go
  • Changed Register Map Summary table: changed FLIP BITS to FLIP WIRE in register 04h, changed bit 7 in register 70Ah, and added register 13hGo
  • Changed Summary of Special Mode Registers section: changed title, moved section to correct locationGo
  • Changed lane to wire in register 03h description Go
  • Changed register 04h: changed FLIP BITS to FLIP WIRE and changed description of bit 0Go
  • Changed register 0Ah and 0Bh descriptionsGo
  • Added register 13hGo
  • Changed register 70Ah to include the DIS CLK FILT register bitGo

Changes from Revision * (July 2014) to Revision A (March 2015)

  • 量産データとしてリリースGo

 
Texas Instruments

© Copyright 1995-2025 Texas Instruments Incorporated. All rights reserved.
Submit documentation feedback | IMPORTANT NOTICE | Trademarks | Privacy policy | Cookie policy | Terms of use | Terms of sale