ACD354x シングル チャネル、14 ビット、250MSPS および 500MSPS A/D コンバータ (ADC)
このリソースの元の言語は英語です。 翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。 実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。
1 特長
- 14 ビット、シングル チャネル 250/500MSPS ADC
- ノイズ スペクトル密度： -158.5dBFS/Hz
- 熱ノイズ：74.5dBFS
- シングル コア (非インターリーブ) ADC アーキテクチャ
- 消費電力：
- 435mW (500MSPS)
- 369mW (250MSPS)
- アパーチャ ジッタ：75fs
- バッファ付きアナログ入力
- プログラム可能な 100Ω および 200Ω 終端
- 入力フルスケール：2Vpp
- フルパワー入力帯域幅 (-3dB)：1.4GHz
- スペクトル性能 (fIN = 70MHz、-1dBFS 時)：
- 信号対雑音比：73.8dBFS
- SFDR HD2、3：82dBc
- SFDR の最大スプリアス：94dBFS
- デジタル ダウンコンバータ (DDC)
- 最大 4 つの独立した DDC
- 複素数と実数のデシメーション
- デシメーション：2 倍、4 倍～32768 倍のデシメーション (間引き)
- 48 ビット NCO による位相コヒーレント周波数ホッピング
- DDR / シリアル LVDS インターフェイス
- DDC バイパス用の 16 ビット パラレル SDR、DDR LVDS
- デシメーション用のシリアル LVDS
- 高比率デシメーション用の 32 ビット出力オプション
2 アプリケーション
- ソフトウェア無線
- スペクトル アナライザ
- レーダー
- 分光器
- パワー アンプの線形化
- 通信インフラ
3 概要
ADC3548 と ADC3549 (ADC354x) は、14 ビット、250MSPS と 500MSPS のシングル チャネル A/D コンバータ (ADC) です。このデバイスは、高い信号対雑音比 (SNR) を実現するよう設計されており、-158.5dBFS/Hz という低いノイズ スペクトル密度を備えています。
電力効率の優れた ADC アーキテクチャは、500MSPS で 435mW の消費電力を実現し、低サンプリング レートで電力スケーリングを実現します (250MSPS で 369mW)。
ADC354x は、クワッド バンド デジタル ダウンコンバータ (DDC) を搭載しており、比率 2 の広帯域デシメーションから、比率 32768 の狭帯域デシメーションまでサポートしています。DDC では、位相コヒーレントと位相連続の周波数ホッピングをサポートする 48 ビット NCO を使用しています。
ADC354x には、フレキシブルな LVDS インターフェイスが装備されています。デシメーション バイパス モードでは、14 ビット幅のパラレル SDR または DDR LVDS インターフェイスを使用します。デシメーションを使用するときは、シリアル LVDS インターフェイスを使用して出力データが送信され、デシメーションの増加に応じて必要なレーン数が少なくなります。デシメーション比が高い場合、出力分解能を 32 ビットに増やすことができます。
| 部品番号 | パッケージ (1) | 最大サンプリング レート |
|---|---|---|
| ADC3549 | 64QFN | 500MSPS |
| ADC3548 | 64QFN | 250MSPS |
ブロック図