• Menu
  • Product
  • Email
  • PDF
  • Order now

  • ADS114S0x低消費電力、低ノイズ、高度統合、6および12チャネル、4kSPS、16ビット、デルタ-シグマADC、PGAおよび基準電圧搭載

    • JAJSD96A February   2017  – June 2017 ADS114S06 , ADS114S08

      PRODUCTION DATA.  

  • CONTENTS
  • SEARCH
  • ADS114S0x低消費電力、低ノイズ、高度統合、6および12チャネル、4kSPS、16ビット、デルタ-シグマADC、PGAおよび基準電圧搭載
  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 改訂履歴
  5. 5 Device Family Comparison Table
  6. 6 Pin Configuration and Functions
  7. 7 Specifications
    1. 7.1 Absolute Maximum Ratings
    2. 7.2 ESD Ratings
    3. 7.3 Recommended Operating Conditions
    4. 7.4 Thermal Information
    5. 7.5 Electrical Characteristics
    6. 7.6 Timing Characteristics
    7. 7.7 Switching Characteristics
    8. 7.8 Typical Characteristics
  8. 8 Parameter Measurement Information
    1. 8.1 Noise Performance
  9. 9 Detailed Description
    1. 9.1 Overview
    2. 9.2 Functional Block Diagram
    3. 9.3 Feature Description
      1. 9.3.1  Multiplexer
      2. 9.3.2  Low-Noise Programmable Gain Amplifier
        1. 9.3.2.1 PGA Input-Voltage Requirements
        2. 9.3.2.2 PGA Rail Flags
        3. 9.3.2.3 Bypassing the PGA
      3. 9.3.3  Voltage Reference
        1. 9.3.3.1 Internal Reference
        2. 9.3.3.2 External Reference
        3. 9.3.3.3 Reference Buffers
      4. 9.3.4  Clock Source
      5. 9.3.5  Delta-Sigma Modulator
      6. 9.3.6  Digital Filter
        1. 9.3.6.1 Low-Latency Filter
          1. 9.3.6.1.1 Low-Latency Filter Frequency Response
          2. 9.3.6.1.2 Data Conversion Time for the Low-Latency Filter
        2. 9.3.6.2 Sinc3 Filter
          1. 9.3.6.2.1 Sinc3 Filter Frequency Response
          2. 9.3.6.2.2 Data Conversion Time for the Sinc3 Filter
        3. 9.3.6.3 Note on Conversion Time
        4. 9.3.6.4 50-Hz and 60-Hz Line Cycle Rejection
        5. 9.3.6.5 Global Chop Mode
      7. 9.3.7  Excitation Current Sources (IDACs)
      8. 9.3.8  Bias Voltage Generation
      9. 9.3.9  System Monitor
        1. 9.3.9.1 Internal Temperature Sensor
        2. 9.3.9.2 Power Supply Monitors
        3. 9.3.9.3 Burn-Out Current Sources
      10. 9.3.10 Status Register
        1. 9.3.10.1 POR Flag
        2. 9.3.10.2 RDY Flag
        3. 9.3.10.3 PGA Output Voltage Rail Monitors
        4. 9.3.10.4 Reference Monitor
      11. 9.3.11 General-Purpose Inputs and Outputs (GPIOs)
      12. 9.3.12 Low-Side Power Switch
      13. 9.3.13 Cyclic Redundancy Check (CRC)
      14. 9.3.14 Calibration
        1. 9.3.14.1 Offset Calibration
        2. 9.3.14.2 Gain Calibration
    4. 9.4 Device Functional Modes
      1. 9.4.1 Reset
        1. 9.4.1.1 Power-On Reset
        2. 9.4.1.2 RESET Pin
        3. 9.4.1.3 Reset by Command
      2. 9.4.2 Power-Down Mode
      3. 9.4.3 Standby Mode
      4. 9.4.4 Conversion Modes
        1. 9.4.4.1 Continuous Conversion Mode
        2. 9.4.4.2 Single-Shot Conversion Mode
        3. 9.4.4.3 Programmable Conversion Delay
    5. 9.5 Programming
      1. 9.5.1 Serial Interface
        1. 9.5.1.1 Chip Select (CS)
        2. 9.5.1.2 Serial Clock (SCLK)
        3. 9.5.1.3 Serial Data Input (DIN)
        4. 9.5.1.4 Serial Data Output and Data Ready (DOUT/DRDY)
        5. 9.5.1.5 Data Ready (DRDY)
        6. 9.5.1.6 Timeout
      2. 9.5.2 Data Format
      3. 9.5.3 Commands
        1. 9.5.3.1  NOP
        2. 9.5.3.2  WAKEUP
        3. 9.5.3.3  POWERDOWN
        4. 9.5.3.4  RESET
        5. 9.5.3.5  START
        6. 9.5.3.6  STOP
        7. 9.5.3.7  SYOCAL
        8. 9.5.3.8  SYGCAL
        9. 9.5.3.9  SFOCAL
        10. 9.5.3.10 RDATA
        11. 9.5.3.11 RREG
        12. 9.5.3.12 WREG
      4. 9.5.4 Reading Data
        1. 9.5.4.1 Read Data Direct
        2. 9.5.4.2 Read Data by RDATA Command
        3. 9.5.4.3 Sending Commands When Reading Data
      5. 9.5.5 Interfacing with Multiple Devices
    6. 9.6 Register Map
      1. 9.6.1 Configuration Registers
        1. 9.6.1.1  Device ID Register (address = 00h) [reset = xxh]
        2. 9.6.1.2  Device Status Register (address = 01h) [reset = 80h]
        3. 9.6.1.3  Input Multiplexer Register (address = 02h) [reset = 01h]
        4. 9.6.1.4  Gain Setting Register (address = 03h) [reset = 00h]
        5. 9.6.1.5  Data Rate Register (address = 04h) [reset = 14h]
        6. 9.6.1.6  Reference Control Register (address = 05h) [reset = 10h]
        7. 9.6.1.7  Excitation Current Register 1 (address = 06h) [reset = 00h]
        8. 9.6.1.8  Excitation Current Register 2 (address = 07h) [reset = FFh]
        9. 9.6.1.9  Sensor Biasing Register (address = 08h) [reset = 00h]
        10. 9.6.1.10 System Control Register (address = 09h) [reset = 10h]
        11. 9.6.1.11 Reserved Register (address = 0Ah) [reset = 00h]
        12. 9.6.1.12 Offset Calibration Register 1 (address = 0Bh) [reset = 00h]
        13. 9.6.1.13 Offset Calibration Register 2 (address = 0Ch) [reset = 00h]
        14. 9.6.1.14 Reserved Register (address = 0Dh) [reset = 00h]
        15. 9.6.1.15 Gain Calibration Register 1 (address = 0Eh) [reset = 00h]
        16. 9.6.1.16 Gain Calibration Register 2 (address = 0Fh) [reset = 40h]
        17. 9.6.1.17 GPIO Data Register (address = 10h) [reset = 00h]
        18. 9.6.1.18 GPIO Configuration Register (address = 11h) [reset = 00h]
  10. 10Application and Implementation
    1. 10.1 Application Information
      1. 10.1.1 Serial Interface Connections
      2. 10.1.2 Analog Input Filtering
      3. 10.1.3 External Reference and Ratiometric Measurements
      4. 10.1.4 Establishing a Proper Input Voltage
      5. 10.1.5 Unused Inputs and Outputs
      6. 10.1.6 Pseudo Code Example
    2. 10.2 Typical Application
      1. 10.2.1 Design Requirements
      2. 10.2.2 Detailed Design Procedure
        1. 10.2.2.1 Register Settings
      3. 10.2.3 Application Curves
    3. 10.3 Do's and Don'ts
  11. 11Power Supply Recommendations
    1. 11.1 Power Supplies
    2. 11.2 Power-Supply Sequencing
    3. 11.3 Power-On Reset
    4. 11.4 Power-Supply Decoupling
  12. 12Layout
    1. 12.1 Layout Guidelines
    2. 12.2 Layout Example
  13. 13デバイスおよびドキュメントのサポート
    1. 13.1 デバイス・サポート
      1. 13.1.1 開発サポート
    2. 13.2 ドキュメントのサポート
      1. 13.2.1 関連資料
    3. 13.3 関連リンク
    4. 13.4 ドキュメントの更新通知を受け取る方法
    5. 13.5 コミュニティ・リソース
    6. 13.6 商標
    7. 13.7 静電気放電に関する注意事項
    8. 13.8 Glossary
  14. 14メカニカル、パッケージ、および注文情報
  15. 重要なお知らせ

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
  • PBS|32
    • MPQF027A
  • RHB|32
    • MPQF130D
サーマルパッド・メカニカル・データ
  • PBS|32
    • QFND381
  • RHB|32
    • QFND257K
発注情報
  • jajsd96a_oa
  • jajsd96a_pm
search No matches found.
  • Full reading width
    • Full reading width
    • Comfortable reading width
    • Expanded reading width
  • Card for each section
  • Card with all content

 

DATA SHEET

ADS114S0x低消費電力、低ノイズ、高度統合、6および12チャネル、4kSPS、16ビット、デルタ-シグマADC、PGAおよび基準電圧搭載

このリソースの元の言語は英語です。 翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。 実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

1 特長

  • 低消費電力: 280µA
  • プログラマブル・ゲイン: 1～128
  • プログラマブル・データ・レート: 2.5SPS～4kSPS
  • 低レイテンシ・デジタル・フィルタによる50Hzおよび60Hzの同時リジェクション(20 SPS以下)
  • 12個(ADS114S08)または 6個(ADS114S06)の個別選択可能な入力を持つアナログ・マルチプレクサ
  • センサ励起のためのデュアル・マッチのプログラム可能電流源: 10µA～2000µA
  • 内部リファレンス: 2.5V、最大ドリフト10ppm/℃
  • 内部オシレータ: 4.096MHz、1.5%精度
  • 内部温度センサ
  • 機能拡張された障害検出回路
  • セルフ・オフセットおよびシステム較正
  • 4つの汎用I/O
  • オプションCRC付きSPI互換インターフェイス
  • アナログ電源: ユニポーラ(2.7V～5.25V)またはバイポーラ(±2.5V)
  • デジタル電源: 2.7V～3.6V
  • 動作温度範囲: -50℃～+125℃

2 アプリケーション

  • センサ・トランスデューサおよびトランスミッタ:
    温度、圧力、歪み、フロー
  • PLCおよびDCSアナログ入力モジュール
  • 温度コントローラ
  • 人工気象室、産業用オーブン

3 概要

ADS114S06およびADS114S08は高精度の16ビット、デルタ-シグマ(ΔΣ)、アナログ/デジタル・コンバータ(ADC)です。低い消費電力と多くの内蔵機能で、小信号を測定するセンサ・アプリケーションのシステム・コストと部品点数を削減できます。

これらのADCは、ノイズの多い産業用環境で使用できる
よう、50Hzまたは60Hzのリジェクションと低レイテンシの変換結果を実現する、構成可能なデジタル・フィルタを備えています。低ノイズのPGA (プログラマブル・ゲイン・アンプ)は、1～128のゲインを提供し、抵抗ブリッジや熱電対アプリケーション用に低レベルの信号を増幅します。また、プリント回路基板(PCB)の面積を削減する低ドリフトの2.5Vリファレンスを備えています。さらに、2つのプログラム可能な励起電流源(IDAC)により、高精度なRTDバイアスを簡単に実現できます。

入力マルチプレクサは、ADS114S08では12個、ADS114S06では6個の入力をサポートしており、これらの入力は自由に組み合わせてADCに接続できるため、柔軟な設計が可能です。また、センサの過熱故障検出、熱電対用電圧バイアス、システム・モニタリング、4つの汎用I/Oを備えています。

リードレスVQFN-32またはTQFP-32パッケージで供給されます。

製品情報

発注型番 パッケージ (ピン) 本体サイズ
ADS114S0x TQFP (32) 5.0mm×5.0mm
VQFN (32) 5.0mm×5.0mm

機能ブロック図

ADS114S06 ADS114S08 ai_fbd_sbas815.gif

4 改訂履歴

Changes from * Revision (February 2017) to A Revision

  • 量産用にリリースGo

5 Device Family Comparison Table

PRODUCT RESOLUTION (Bits) NUMBER OF INPUTS
ADS124S08 24 12 analog inputs
ADS124S06 24 6 analog inputs
ADS114S08 16 12 analog inputs
ADS114S06 16 6 analog inputs

6 Pin Configuration and Functions

RHB Package
32-Pin VQFN
Top View
PBS Package
32-Pin TQFP
Top View

NOTE:

The analog input functions (AIN6–AIN11) are not available on pins 19 to 22, 31, and 32 for the ADS114S06.

Pin Functions

PIN FUNCTION DESCRIPTION(1)
NO. NAME
1 AINCOM Analog input Common analog input for single-ended measurements
2 AIN5 Analog input Analog input 5
3 AIN4 Analog input Analog input 4
4 AIN3 Analog input Analog input 3
5 AIN2 Analog input Analog input 2
6 AIN1 Analog input Analog input 1
7 AIN0 Analog input Analog input 0
8 START/SYNC Digital input Start conversion
9 CS Digital input Chip select; active low
10 DIN Digital input Serial data input
11 SCLK Digital input Serial clock input
12 DOUT/DRDY Digital output Serial data output combined with data ready; active low
13 DRDY Digital output Data ready; active low
14 DGND Digital ground Digital ground
15 IOVDD Digital supply Digital I/O power supply.
In case IOVDD is not tied to DVDD, connect a 100-nF (or larger) capacitor to DGND.
16 DVDD Digital supply Digital core power supply. Connect a 100-nF (or larger) capacitor to DGND.
17 CLK Digital input External clock input. Connect to DGND to use the internal oscillator.
18 RESET Digital input Reset; active low
19 GPIO3/AIN11 Analog input/output General-purpose I/O(2); analog input 11 (ADS114S08 only)
20 GPIO2/AIN10 Analog input/output General-purpose I/O(2); analog input 10 (ADS114S08 only)
21 GPIO1/AIN9 Analog input/output General-purpose I/O(2); analog input 9 (ADS114S08 only)
22 GPIO0/AIN8 Analog input/output General-purpose I/O(2); analog input 8 (ADS114S08 only)
23 REFOUT Analog output Positive voltage reference output.
Connect a 1-µF to 47-µF capacitor to REFCOM if the internal voltage reference is enabled.
24 REFCOM Analog output Negative voltage reference output. Connect to AVSS.
25 NC — Leave unconnected or connect to AVSS
26 AVDD Analog supply Positive analog power supply. Connect a 330-nF (or larger) capacitor to AVSS.
27 AVSS Analog supply Negative analog power supply
28 AVSS-SW Analog supply Negative analog power supply; low-side switch. Connect to AVSS.
29 REFN0 Analog input Negative external reference input 0
30 REFP0 Analog input Positive external reference input 0
31 REFN1/AIN7 Analog input Negative external reference input 1; analog input 7 (ADS114S08 only)
32 REFP1/AIN6 Analog input Positive external reference input 1; analog input 6 (ADS114S08 only)
Pad Thermal pad — RHB package only. Thermal power pad. Connect to AVSS.
(1) See the Unused Inputs and Outputs section for details on how to connect unused pins.
(2) General-purpose inputs and outputs use logic levels based on the analog supply.

 
Texas Instruments

© Copyright 1995-2025 Texas Instruments Incorporated. All rights reserved.
Submit documentation feedback | IMPORTANT NOTICE | Trademarks | Privacy policy | Cookie policy | Terms of use | Terms of sale