両方のオープン・ドレイン出力は、ローサイド電源 (VDD2) がオンになると、ハイ・インピーダンス (Hi-Z) 状態で起動します。起動後、ハイサイドがまだ機能していない場合、両方の出力はアクティブに Low になります。図 7-5 に示すように、この状態は、ローサイドの起動時間とハイサイドのフォルト検出遅延時間の和 (t_LS、STA + t_HS、FLT) の後で発生します。同様に、通常動作中にハイサイドのフォルト検出遅延時間より長い間、ハイサイド電源が低電圧スレッショルド (VDD1_UV) を下回ると、両方の出力が Low になります (図 7-8 を参照)。この遅延により、ハイサイド電源を喪失してもシステムは確実にシャットダウンできます。

60mV の内部リファレンス電圧と REF ピンの電圧を安定させ、起動中にコンパレータの出力が意図せず切り替わることを防止するため、コンパレータのハイサイドとローサイドとの間での通信開始は、ハイサイドのブランキング時間 (t_HS、BLK、高電圧側に実装された時定数) だけ遅延します。

図 7-5 から図 7-10 までに、代表的な起動および停止のシナリオを示します。

図 7-5 では、ローサイド電源 (VDD2) がオンになりますが、ハイサイド電源 (VDD1) はオフのままです。両方の出力は、デフォルトの Hi-Z 状態で起動します。t_HS、FLT 後、両方の出力が Low になり、ハイサイド電源喪失フォルトを示します。

図 7-6 では、ローサイド電源 (VDD2) がオンになった後しばらくして、ハイサイド電源 (VDD1) がオンになります。両方の出力は、最初はアクティブ Low 状態です (図 7-5 を参照)。ハイサイド電源がイネーブルされた後、本デバイスが通常動作となり、両方の出力がウィンドウ・コンパレータの現在の状態を反映するまでに、t_HS、STA + t_HS、BLK の時間が経過します。

図 7-5 VDD2 がオンになり、VDD1 はオフのまま

図 7-6 VDD2 がオンで、VDD1 がオンになる
(遅延時間が長い)

図 7-7 では、ローサイド電源 (VDD2) がオンになった後で、わずかに遅れてハイサイド電源 (VDD1) がオンになります。両方の出力は最初は Hi-Z 状態です。ハイサイド・フォルト検出遅延 (t_HS、FLT) は、ハイサイドのブランキング時間 (t_HS、BLK) より短いため、両方の出力は t_HS、FLT の後で Low になり、ハイサイドがまだ動作していないことを示します。ハイサイドのブランキング時間 (t_HS、BLK) が経過した後で、本デバイスは通常動作になり、両方の出力はウィンドウ・コンパレータの現在の状態を反映します。

図 7-8 では、ハイサイド電源 (VDD1) がオフになった後で、ローサイド電源 (VDD2) がオフになります。ハイサイド・フォルト検出遅延時間 (t_HS、FLT) の後で、両方の出力はアクティブに Low になります。VDD2 が VDD2_UV スレッショルドを下回るとすぐに、両方の出力は Hi-Z 状態になります。

図 7-7 VDD2 がオンになってから VDD1 がオンになる
(遅延時間が短い)

図 7-8 VDD1 がオフになってから VDD2 がオフになる

図 7-9 では、ハイサイドが完全に起動した後で、ローサイド電源 (VDD2) がオンになります (VDD1 と VDD2 の間の遅延は (t_HS、STA + t_HS、BLK) より大きい)。両方の出力は Hi-Z 状態で起動します。 ローサイドの起動時間 (t_LS、STA) の後で、デバイスは通常動作になります。

図 7-10 では、ローサイド電源 (VDD2) がオフになってから、ハイサイド電源 (VDD1) がオフになります。VDD2 が VDD2_UV スレッショルドを下回るとすぐに、両方の出力は Hi-Z 状態になります。

図 7-9 VDD1 がオンになってから VDD2 がオンになる
(遅延時間が長い)

図 7-10 VDD2 がオフになってから VDD1 がオフになる