JAJSUJ6 May   2024 AWRL6432AOP

ADVANCE INFORMATION  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 機能ブロック図
  6. 5 デバイスの比較
    1. 5.1 関連製品
  7. 6 端子構成および機能
    1. 6.1 ピン配置図
    2.     10
    3. 6.2 信号の説明
      1.      12
      2.      13
      3.      14
      4.      15
      5.      16
      6.      17
      7.      18
      8.      19
      9.      20
      10.      21
      11.      22
      12.      23
      13.      24
      14.      25
      15.      26
      16.      27
      17.      28
  8. 7 仕様
    1. 7.1  絶対最大定格
    2. 7.2  ESD 定格
    3. 7.3  電源投入時間 (POH)
    4. 7.4  推奨動作条件
    5. 7.5  ワンタイム プログラマブル (OTP) eFuse の VPP 仕様
      1. 7.5.1 OTP eFuse プログラミングの推奨動作条件
      2. 7.5.2 ハードウェア要件
      3. 7.5.3 ハードウェア保証への影響
    6. 7.6  電源仕様
      1. 7.6.1 消費電力が最適化された 3.3V I/O トポロジ
      2. 7.6.2 消費電力が最適化された 1.8V I/O トポロジ
      3. 7.6.3 BOM が最適化された 3.3V I/O トポロジ
      4. 7.6.4 BOM が最適化された 1.8V I/O トポロジ
      5. 7.6.5 システム トポロジ
        1. 7.6.5.1 電源トポロジ
          1. 7.6.5.1.1 BOM 最適化モード
          2. 7.6.5.1.2 消費電力最適化モード
      6. 7.6.6 BOM 最適化トポロジのための内部 LDO 出力デカップリング コンデンサおよびレイアウト条件
        1. 7.6.6.1 単一コンデンサ レール
          1. 7.6.6.1.1 1.2V デジタル LDO
        2. 7.6.6.2 2 コンデンサ レール
          1. 7.6.6.2.1 1.2V RF LDO
          2. 7.6.6.2.2 1.2V SRAM LDO
          3. 7.6.6.2.3 1.0V RF LDO
      7. 7.6.7 ノイズおよびリップルの仕様
    7. 7.7  パワー セーブ モード
      1. 7.7.1 標準消費電力の値
    8. 7.8  電圧レールごとのピーク電流要件
    9. 7.9  サポート対象 DFE 機能
    10. 7.10 RF 仕様
    11. 7.11 CPU の仕様
    12. 7.12 熱抵抗特性
    13. 7.13 アンテナ放射パターン
      1. 7.13.1 レシーバのアンテナ放射パターン
      2. 7.13.2 トランスミッタのアンテナ放射パターン
    14. 7.14 アンテナ位置
    15. 7.15 タイミングおよびスイッチング特性
      1. 7.15.1  電源シーケンスおよびリセット タイミング
      2. 7.15.2  同期フレーム トリガ
      3. 7.15.3  入力クロックおよび発振器
        1. 7.15.3.1 クロック仕様
      4. 7.15.4  マルチチャネル バッファ付き / 標準シリアル ペリフェラル インターフェイス (McSPI)
        1. 7.15.4.1 McSPI の特長
        2. 7.15.4.2 SPI のタイミング条件
        3. 7.15.4.3 SPI - コントローラ モード
          1. 7.15.4.3.1 SPI - コントローラ モードのタイミングおよびスイッチング要件
          2. 7.15.4.3.2 SPI 出力タイミングのタイミングおよびスイッチング特性 - コントローラ モード
        4. 7.15.4.4 SPI - ペリフェラル モード
          1. 7.15.4.4.1 SPI のタイミングおよびスイッチング要件 - ペリフェラル モード
          2. 7.15.4.4.2 SPI 出力タイミングのタイミングおよびスイッチング特性 - セカンダリ モード
      5. 7.15.5  RDIF インターフェイスの構成
        1. 7.15.5.1 RDIF インターフェイスのタイミング
        2. 7.15.5.2 RDIF データ形式
      6. 7.15.6  LIN
      7. 7.15.7  汎用入出力 (General-Purpose Input/Output)
        1. 7.15.7.1 出力タイミングと負荷容量 (CL) のスイッチング特性
      8. 7.15.8  CAN-FD (Controller Area Network - Flexible Data-rate)
        1. 7.15.8.1 CANx TX および RX ピンの動的特性
      9. 7.15.9  シリアル通信インターフェイス (SCI)
        1. 7.15.9.1 SCI のタイミング要件
      10. 7.15.10 I2C (Inter-Integrated Circuit Interface)
        1. 7.15.10.1 I2C のタイミング要件
      11. 7.15.11 クワッド シリアル ペリフェラル インターフェイス (QSPI)
        1. 7.15.11.1 QSPI のタイミング条件
        2. 7.15.11.2 QSPI 入力 (読み取り) タイミングのタイミング要件
        3. 7.15.11.3 QSPI スイッチング特性
      12. 7.15.12 JTAG インターフェイス
        1. 7.15.12.1 JTAG のタイミング条件
        2. 7.15.12.2 IEEE 1149.1 JTAG のタイミング要件
        3. 7.15.12.3 IEEE 1149.1 JTAG の推奨動作条件に対するスイッチング特性
  9. 8 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 サブシステム
      1. 8.3.1 RF およびアナログ サブシステム
      2. 8.3.2 クロック サブシステム
      3. 8.3.3 送信サブシステム
      4. 8.3.4 受信サブシステム
      5. 8.3.5 プロセッサ サブシステム
      6. 8.3.6 車載用インターフェイス
      7. 8.3.7 ホスト インターフェイス
      8. 8.3.8 アプリケーション サブシステム Cortex-M4F
      9. 8.3.9 ハードウェア アクセラレータ (HWA1.2) の特長
        1. 8.3.9.1 ハードウェア アクセラレータ機能 HWA1.1 と HWA1.2 の違い
    4. 8.4 その他のサブシステム
      1. 8.4.1 ユーザー アプリケーション向け GPADC チャネル (サービス)
      2. 8.4.2 GPADC のパラメータ
    5. 8.5 メモリ パーティションの選択
    6. 8.6 ブート モード
  10. 9 監視と診断
  11. 10アプリケーション、実装、およびレイアウト
    1. 10.1 アプリケーション情報
    2. 10.2 リファレンス回路図
  12. 11デバイスおよびドキュメントのサポート
    1. 11.1 デバイス命名規則
    2. 11.2 ツールとソフトウェア
    3. 11.3 ドキュメントのサポート
    4. 11.4 ドキュメントの更新通知を受け取る方法
    5. 11.5 サポート リソース
    6. 11.6 商標
    7. 11.7 静電放電に関する注意事項
    8. 11.8 用語集
  13. 12改訂履歴
  14. 13メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
  • AMY|101
サーマルパッド・メカニカル・データ
発注情報

表 6-1 ピン属性 (AMY0101A パッケージ)
BGA ボール番号 (1) ボール名 (2) 信号名 (3) PINCNTL レジスタ (4) PINCNTL レジスタ アドレス (5)(11) モード(6) 種類 (7) RST 時のボールの状態 (8) RST 後のボール リセット (9) プルアップ / ダウン タイプ (10)
B10CLKMCLKMA
D10CLKPCLKPA
M10GPADC1GPADC1A
H2GPIO_2GPIO_2PADAL_CFG_REG0x5A00 002C0IOオフ / オフ / オフオフ / オフ / オフPU/PD
LIN_RX1I
WARM_RESET_OUT2O
I2C_SDA3IO
SPIA_CS1_N4IO
WU_REQIN5I
RTC_CLK_IN6I
MDO_D07O
J2GPIO_5GPIO_5PADAV_CFG_REG0x5A00 00540IOオフ / オフ / オフオフ / オフ / オフPU/PD
SYNC_IN1I
LIN_RX2I
EPWMB3O
EPWM_SYNC_IN4I
MDO_D35O
L3HOST_CLK_REQHOST_CLK_REQPADAX_CFG_REG0x5A00 005C0Oオフ / オフ / オフオフ / SS / オフPU/PD
GPIO_71IO
MCU_CLKOUT2O
LIN_TX3O
WU_REQIN4I
SPIB_MISO5IO
I2C_SCL6IO
MDO_D38O
MDO_FRM_CLK9O
J4NERROR_OUTNERROR_OUTPADAU_CFG_REG0x5A00 00500Oオフ / オフ / オフオフ / オフ / オフPU/PD
GPIO_41IO
SYNC_IN2I
SPIB_CS0_N3IO
WU_REQIN4I
RTC_CLK_IN5I
MCU_CLKOUT6O
MDO_D37O
M3、M4NRESETNRESETA
A8、B8OSC_CLK_OUTOSC_CLK_OUTA
H3 PMIC_CLKOUT SOP[1] PADAK_CFG_REG 0x5A00 0028 パワーアップ時 I オフ / オフ / オフ オフ / オフ / オフ PU/PD
PMIC_CLKOUT 0 O
LIN_TX1O
SPIA_CS1_N2IO
MDO_FRM_CLK3O
C2QSPI[0]QSPI[0]PADAC_CFG_REG0x5A00 00080IOオフ / オフ / オフオフ / オフ / オフPU/PD
SPIB_MOSI1IO
MDO_D02O
C3QSPI[1]QSPI[1]PADAD_CFG_REG0x5A00 000C0Iオフ / オフ / オフオフ / オフ / オフPU/PD
SPIB_MISO1IO
RTC_CLK_IN2I
MDO_D33O
C4QSPI[2]QSPI[2]PADAE_CFG_REG0x5A00 00100Iオフ / オフ / オフオフ / オフ / オフPU/PD
I2C_SCL1IO
WU_REQIN2I
MDO_D13O
B3、B4QSPI[3]QSPI[3]PADAF_CFG_REG0x5A00 00140Iオフ / オフ / オフオフ / オフ / オフPU/PD
I2C_SDA1IO
SYNC_IN2I
MDO_D23O
D2QSPI_CLKQSPI_CLKPADAA_CFG_REG0x5A00 00000IOオフ / オフ / オフオフ / オフ / オフPU/PD
SPIB_CLK1IO
MDO_CLK2O
D3QSPI_CSQSPI_CSPADAB_CFG_REG0x5A00 00040Oオフ / オフ / オフオフ / オフ / オフPU/PD
SPIB_CS0_N1IO
MDO_FRM_CLK2O
G2RS232_RXRS232_RXPADAP_CFG_REG0x5A00 003C0Iオフ / オフ / アップオン / オフ / アップPU/PD
I2C_SDA1IO
UARTB_RX2I
LIN_RX3I
MDO_D24O
SPIB_MISO5IO
H4RS232_TXRS232_TXPADAO_CFG_REG0x5A00 00380Oオフ / オフ / オフオフ / SS / オフPU/PD
I2C_SCL1IO
UARTB_TX2O
LIN_TX3O
EPWM_SYNC_IN4I
MDO_D15O
SPIB_CS1_N6IO
F1SPIA_CLKSPIA_CLKPADAG_CFG_REG0x5A00 00180IOオフ / オフ / オフオフ / オフ / オフPU/PD
EPWMB1O
I2C_SCL2IO
SPIB_CLK3IO
MDO_CLK4O
F4SPIA_CS0_NSPIA_CS0_NPADAH_CFG_REG0x5A00 001C0IOオフ / オフ / オフオフ / オフ / オフPU/PD
EPWMA1O
I2C_SDA2IO
SPIB_CS0_N3IO
MDO_D34O
E4SPIA_MISOSPIA_MISOPADAJ_CFG_REG0x5A00 00240IOオフ / オフ / オフオフ / オフ / オフPU/PD
GPIO_11IO
EPWMA2O
SPIB_MISO3IO
MDO_D24O
E3SPIA_MOSISPIA_MOSIPADAI_CFG_REG0x5A00 00200IOオフ / オフ / オフオフ / オフ / オフPU/PD
GPIO_01IO
EPWMB2O
SPIB_MOSI3IO
MDO_D14O
F3TCKTCKPADAT_CFG_REG0x5A00 004C0Iオフ / オフ / ダウンオン / オフ / ダウンPU/PD
EPWMB1O
SPIB_CS1_N2IO
SPIB_MOSI3IO
MDO_D04O
F2TDITDIPADAR_CFG_REG0x5A00 00440Iオフ / オフ / ダウンオン / オフ / ダウンPU/PD
EPWMA1O
SPIB_CS0_N2IO
E2 TDO SOP[0] PADAS_CFG_REG 0x5A00 0048 パワーアップ時 I オフ / オフ / オフ オフ / SS / オフ PU/PD
TDO 0 O
MDO_FRM_CLK1O
G3TMSTMSPADAQ_CFG_REG0x5A00 00400Iオフ / オフ / アップオン / オフ / アップPU/PD
WARM_RESET_OUT1O
SPIA_CS1_N2IO
SYNC_IN3I
SPIB_MISO4IO
SPIB_CLK5IO
RTC_CLK_IN6I
EPWM_SYNC_IN7I
EPWM_SYNC_OUT8O
L4UARTA_RTSUARTA_RTSPADAW_CFG_REG0x5A00 00580Oオフ / オフ / オフオフ / オフ / オフPU/PD
GPIO_61IO
LIN_TX2O
SPIB_CLK3IO
WU_REQIN4I
EPWMA5O
RTC_CLK_IN6I
MDO_CLK7O
J3UARTA_RXUARTA_RXPADAM_CFG_REG0x5A00 00300Iオフ / オフ / オフオフ / オフ / オフPU/PD
GPIO_31IO
LIN_RX2I
CAN_FD_RX3I
SYNC_IN4I
UARTB_RX5I
I2C_SDA6IO
MDO_D17O
K3UARTA_TXUARTA_TXPADAN_CFG_REG0x5A00 00340Oオフ / オフ / オフオフ / オフ / オフPU/PD
LIN_TX1O
CAN_FD_TX2O
SPIB_MOSI3IO
WU_REQIN4I
UARTB_TX5O
I2C_SCL6IO
MDO_D27O
H10VBGAPVBGAPA
K2VDDVDDPWR
C7、K10、K7、K8、K9VDDA_10RFVDDA_10RFPWR
L10、L7、L8、L9VDDA_12RFVDDA_12RFPWR
M7、M8、M9、N10、N6、N7、N8、N9VDDA_18BBVDDA_18BBPWR
F10、F9VDDA_18VCOVDDA_18VCOPWR
M1VDD_SRAMVDD_SRAMPWR
H7、H8VIN_18PMVIN_18PMPWR
C1、J1VIOINVIOINPWR
B1、L1、L2VIOIN_18VIOIN_18PWR
D7VIOIN_18CLKVIOIN_18CLKPWR
M2、N2VNWAVNWAPWR
G8VOUT_14APLLVOUT_14APLLPWR
F7VOUT_14SYNTHVOUT_14SYNTHPWR
A2、B2VPPVPPPWR
A1、A3、A4、A5、E1、H1、N1、N3、N4、N5VSSVSSGND
A10、A6、A7、A9、B7、B9、C10、C8、C9、D8、D9、E10、E7、E8、E9、F8、G10、G9、H9、J10、J7、J8、J9VSSAVSSAGND
(1) ボール番号：底面の各信号に関連付けられた底面側のボール番号。
(2) ボール名：パッケージ デバイスのメカニカル名 (名前は muxmode 0 に由来します)。
(3) 信号名：各ボールで多重化された信号の名前 (ボールの名前は muxmode 0 での信号名であることにも注意)。
(4) PINCNTL_REGISTER：PinMux 制御用 APPSS レジスタ名
(5) PINCNTL アドレス：PinMux 制御用 APPSS アドレス
(6) モード：多重化モード番号：このボール番号に対応する特定の信号名を選択するために PinMux 制御レジスタに書き込まれる値。モード列にはビット範囲値があります。
(7) タイプ：信号の種類と方向：
  • I = 入力
  • O = 出力
  • IO = 入出力
(8) RST 時のボールの状態：リセット時のボールの状態 (RX/TX/Pull ステータス形式)
  • RX (入力バッファ)
    • オフ：入力バッファは無効です。
    • オン：入力バッファは有効です。
  • TX (出力バッファ)
    • オフ：出力バッファは無効です。
    • Low：出力バッファは有効であり、VOL を駆動します。
  • プル ステータス (内部プル抵抗)
    • オフ：内部のプル抵抗はターンオフされています。
    • アップ：内部プルアップ抵抗はターンオンされています。
    • ダウン：内部プルダウン抵抗がターンオンされています。
    • NA：内部プル抵抗なし。
  • 空欄、または「-」は該当しないことを意味します。
(9) RST 後のボールの状態：リセット後のボールの状態 (RX / TX / プル ステータス形式)
  • RX (入力バッファ)
    • オフ：入力バッファは無効です。
    • オン：入力バッファは有効です。
  • TX (出力バッファ)
    • オフ：出力バッファは無効です。
    • SS：MUXMODE で選択されたサブシステムによって、出力バッファの状態が決まります。
  • プル ステータス (内部プル抵抗)
    • オフ：内部のプル抵抗はターンオフされています。
    • アップ：内部プルアップ抵抗がターンオンされています。
    • ダウン：内部プルダウン抵抗がターンオンされています。
    • NA：内部プル抵抗なし。
  • 空欄、NA、「-」は該当しないことを意味します。
(10) プルアップ / ダウン タイプ：内部プルアップまたはプルダウン抵抗が存在することを示します。プルアップおよびプルダウン抵抗は、ソフトウェアによって有効化または無効化できます。
  • プルアップ：内部プルアップ
  • プルダウン：内部プルダウン
  • 空欄はプルアップ / ダウンがないことを意味します。
(11) ピン多重化制御値はレジスタの下位 4 ビットに割り当てられています。