JAJSJB0L August   1998  – February 2026 CD4049UB , CD4050B

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性：DC
    6. 5.6 電気的特性：AC
    7. 5.7 代表的特性
  7. 6 パラメータ測定情報
    1. 6.1 テスト回路
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
    4. 7.4 デバイスの機能モード
  9. 8 アプリケーションと実装
    1. 8.1 使用上の注意
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
      3. 8.2.3 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • PW|16
  • NS|16
  • N|16
  • DW|16
  • D|16
サーマルパッド・メカニカル・データ
発注情報

3 説明

CD4049UB および CD4050B デバイスは反転および非反転ヘキサ バッファであり、1 つの電源電圧 (VCC) のみを使ったロジック レベル変換が可能です。これらのデバイスをロジック レベル変換に使う場合、入力信号の High レベル (VIH) は VCC 電源電圧を上回ることができます。これらのデバイスは、CMOS から DTL または TTL へのコンバータとして使うことを意図しており、2 つの DTL または TTL 負荷を直接駆動できます。VCC = 5V、VOL ≤ 0.4V、および IOL ≥ 3.3mA。

パッケージ情報
部品番号 パッケージ (1) パッケージ サイズ(2)
CD4049UBE、CD4050BE N (PDIP、16) 6.35mm × 19.30mm
CD4049UBD、CD4050BD D (SOIC、16) 9.90mm × 3.91mm
CD4049UBDW、CD4050BDW DW (SOIC、16) 10.30mm × 7.50mm
CD4049UBNS、CD4050BNS SO (16) 10.30mm × 5.30mm
CD4049UBPW、CD4050BPW PW (TSSOP、16) 5.00mm × 4.40mm
(1) 利用可能なすべてのパッケージについては、データシートの末尾にある注文情報を参照してください。
(2) パッケージ サイズ (長さ × 幅) は公称値であり、該当する場合はピンも含まれます。
CD4049UB CD4050B CD4049UB の回路図
6 つの同一ユニットのうちの 1 つ
CD4049UB の回路図
CD4049UB CD4050B CD4050B の回路図
6 つの同一ユニットのうちの 1 つ
CD4050B の回路図