JAJSOR2L August   1998  – September 2023 CD4051B , CD4052B , CD4053B

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 Revision History
  6. 5 Pin Configuration and Functions
  7. 6 Specifications
    1. 6.1 Absolute Maximum Ratings
    2. 6.2 ESD Ratings
    3. 6.3 Recommended Operating Conditions
    4. 6.4 Thermal Information
    5. 6.5 Electrical Characteristics
    6. 6.6 AC Performance Characteristics
    7. 6.7 Typical Characteristics
  8. 7 Parameter Measurement Information
  9. 8 Detailed Description
    1. 8.1 Overview
    2. 8.2 Functional Block Diagrams
    3. 8.3 Feature Description
    4. 8.4 Device Functional Modes
  10. 9 Application and Implementation
    1. 9.1 Application Information
    2. 9.2 Typical Application
      1. 9.2.1 Design Requirements
      2. 9.2.2 Detailed Design Procedure
      3. 9.2.3 Application Curve
    3. 9.3 Power Supply Recommendations
    4. 9.4 Layout
      1. 9.4.1 Layout Guidelines
      2. 9.4.2 Layout Example
  11. 10Device and Documentation Support
    1. 10.1 Documentation Support
      1. 10.1.1 Related Documentation
    2. 10.2 ドキュメントの更新通知を受け取る方法
    3. 10.3 サポート・リソース
    4. 10.4 Trademarks
    5. 10.5 静電気放電に関する注意事項
    6. 10.6 用語集
  12. 11Mechanical, Packaging, and Orderable Information

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

1 特長

  • 幅広いデジタルおよびアナログ信号レベル：
    • デジタル：3V～20V
    • アナログ：20VP-P 以下
  • 低いオン抵抗、15VP-P 信号入力範囲で、VDD - VEE = 18V において 125Ω (代表値)
  • 高いオフ抵抗、
    VDD - VEE = 18V でチャネル・リーク ±100pA (代表値)
  • 3V～20V のデジタル・アドレッシング信号 (VDD - VSS = 3V～20V) のロジック・レベル変換により、20VP-P (VDD - VEE = 20V) に一致するスイッチ特性にアナログ信号をスイッチング、rON 5Ω (代表値、VDD - VEE = 15V の場合) ですべてのデジタル制御入力および電源条件において非常に低い静止電力、VDD - VSS = VDD - VEE = 10V において 0.2µW (代表値)
  • オンチップでバイナリ・アドレスをデコード
  • 5V、10V、15V のパラメータ定格
  • 20V で静止電流を 100% テスト済み
  • パッケージの温度範囲全体にわたって 18V 時に最大入力電流 1µA、25℃では 18V 時に 100nA
  • Break-Before-Make スイッチングにより、チャネルのオーバーラップを排除