CD4052B
- 幅広いデジタルおよびアナログ信号レベル：
- デジタル：3V～20V
- アナログ：20VP-P 以下
- 低いオン抵抗、15VP-P 信号入力範囲で、VDD - VEE = 18V において 125Ω (代表値)
- 高いオフ抵抗：VDD - VEE = 18V でチャネル リーク ±10pA (代表値)
- 3V～20V のデジタル アドレッシング信号 (VDD - VSS = 3V～20V) のロジック レベル変換により、スイッチ特性に合致する 20VP-P (VDD - VEE = 20V) までのアナログ信号を切り換え、rON 5Ω = (代表値、VDD - VEE = 15V の場合)、すべてのデジタル制御入力および電源条件において非常に低い静止電力、VDD - VSS = VDD - VEE = 10V において 0.2µW (代表値)
- オンチップでバイナリ アドレスをデコード
- 5V、10V、15V のパラメータ定格
- 20V で静止電流を 100% テスト済み
- パッケージの温度範囲全体にわたって 18V 時に最大制御入力電流 1µA、25℃では 18V 時に 100nA
- Break-Before-Make スイッチングにより、チャネルのオーバーラップを排除
CD405xB アナログ マルチプレクサ / デマルチプレクサは、オン状態のインピーダンスが低くオフ状態のリーク電流が非常に小さいデジタル制御のアナログ スイッチです。これらのマルチプレクサ回路は、制御信号の論理状態にかかわらず、VDD - VSS および VDD - VEE の電源電圧範囲全体にわたって非常に小さな静止電力しか消費しません。
お客様が関心を持ちそうな類似品
比較対象デバイスと同等の機能で、ピン互換製品
技術資料
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
11 をすべて表示 | 種類 | タイトル | 最新の英語版をダウンロード | 日付 | |||
|---|---|---|---|---|---|---|
| * | データシート | CD405xB 8 チャネルを 1 セット備えた、CMOS アナログ・マルチプレクサ / デマルチプレクサ、ロジック・レベル変換付き データシート (Rev. M 翻訳版) | PDF | HTML | 英語版 (Rev.M) | PDF | HTML | 2024年 11月 26日 |
| アプリケーション・ノート | Selecting the Correct Texas Instruments Signal Switch (Rev. E) | PDF | HTML | 2022年 6月 2日 | |||
| アプリケーション・ノート | Multiplexers and Signal Switches Glossary (Rev. B) | PDF | HTML | 2021年 12月 1日 | |||
| アプリケーション・ノート | CBT-C, CB3T, and CB3Q Signal-Switch Families (Rev. C) | PDF | HTML | 2021年 11月 19日 | |||
| セレクション・ガイド | Logic Guide (Rev. AB) | 2017年 6月 12日 | ||||
| アプリケーション・ノート | Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) | 2015年 12月 2日 | ||||
| セレクション・ガイド | ロジック・ガイド (Rev. AA 翻訳版) | 最新英語版 (Rev.AB) | 2014年 11月 6日 | |||
| ユーザー・ガイド | LOGIC Pocket Data Book (Rev. B) | 2007年 1月 16日 | ||||
| アプリケーション・ノート | Semiconductor Packing Material Electrostatic Discharge (ESD) Protection | 2004年 7月 8日 | ||||
| ユーザー・ガイド | Signal Switch Data Book (Rev. A) | 2003年 11月 14日 | ||||
| アプリケーション・ノート | Understanding Buffered and Unbuffered CD4xxxB Series Device Characteristics | 2001年 12月 3日 |
設計および開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
インターフェイス・アダプタ
LEADED-ADAPTER1 — TI の 5、8、10、16、24 ピン・リード付きパッケージの迅速なテスト向けの表面実装から DIP ヘッダーへのアダプタ
EVM-LEADED1 ボードは、TI の一般的なリード付きパッケージによる迅速なテストとブレッド・ボードへの対応を可能にします。 TI の D、DBQ、DCT、DCU、DDF、DGS、DGV、PW 表面実装パッケージを 100mil DIP ヘッダに変換するフットプリントを用意しています。
ユーザー ガイド: PDF
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| PDIP (N) | 16 | Ultra Librarian |
| SOIC (D) | 16 | Ultra Librarian |
| SOP (NS) | 16 | Ultra Librarian |
| TSSOP (PW) | 16 | Ultra Librarian |
購入と品質
記載されている情報：
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL 定格 / ピーク リフロー
- MTBF/FIT 推定値
- 使用原材料
- 認定試験結果
- 継続的な信頼性モニタ試験結果
記載されている情報：
- ファブの拠点
- 組み立てを実施した拠点
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。