Data Sheet
CDx4AC109 デュアルJ-K ポジティブ エッジ トリガ フリップ フロップ、クリア / プリセット搭載
このリソースの元の言語は英語です。 翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。 実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。
1 特長
- AC タイプは 1.5V～5.5V で動作し、バランスのとれたノイズ耐性を電源電圧の 30% で実現
- バイポーラ F、AS、S の速度と消費電力の大幅な低減
- 伝搬遅延時間の平衡化
- ±24mA 出力駆動電流
- 15 F デバイスへのファンアウト
- SCR ラッチアップ耐性の高い CMOS プロセスと回路設計
- MIL-STD-883、Method 3015 に準拠した 2kV を超える ESD 保護
2 概要
CD74AC109-Q1 デバイスには、2 つの独立した J-K ポジティブ エッジ トリガ フリップ フロップがあります。その他の入力のレベルに関係なく、プリセット (PRE) 入力を Low レベルにすると出力は High になり、クリア (CLR) 入力を Low レベルにすると出力は Low になります。PRE と CLR が非アクティブ (HIGH) の場合、セットアップ時間の要件を満たす J および K 入力のデータは、クロック (CLK) パルスの正方向エッジで出力に転送されます。このデバイスは車載アプリケーション用に認定済みです。
製品情報
| 部品番号 | パッケージ (1) | 本体サイズ (2) |
|---|---|---|
| CDx4AC109 | D (SOIC、16) | 9.90 mm × 3.90mm |
| N (PDIP、16) | 19.3 mm × 6.35mm | |
| J (CDIP、16) | 19.56 mm × 6.92mm |
(1) 詳細については、「メカニカル、パッケージ、および注文情報」を参照してください。
(2) 本体サイズ (長さ×幅) は公称値であり、ピンは含まれません。
ロジック図3 ピン構成および機能
図 3-1 CD54AC109 J パッケージ、CD74AC109 D または N パッケージ、16 ピン CDIP、SOP または PDIP (上面図)表 3-1 ピンの機能
| ピン | I/O(1) | 説明 | |
|---|---|---|---|
| 名称 | 番号 | ||
| 1CLR | 1 | I | 第 1 チャネルへのアクティブ Low クリア |
| 1J | 2 | I | 第 1 チャネルへの J 入力 |
| 1K | 3 | I | 第 1 チャネルへのアクティブ Low K 入力 |
| 1CLK | 4 | I | 第 1 チャネルへの CLK 入力 |
| 1PRE | 5 | I | 第 1 チャネルへのアクティブ Low プリセット入力 |
| 1Q | 6 | O | 第 1 チャネルへの真の Q 出力 |
| 1Q | 7 | O | 第 1 チャネルへの反転 Q 出力 |
| GND | 8 | - | グランド |
| 2Q | 9 | O | 第 2 チャネルへの真の Q 出力 |
| 2Q | 10 | O | 第 2 チャネルへの反転 Q 出力 |
| 2PRE | 11 | I | 第 2 チャネルへのアクティブ Low プリセット |
| 2CLK | 12 | I | 第 2 チャネルへのクロック入力 |
| 2K | 13 | I | 第 2 チャネルへのアクティブ Low K 入力 |
| 2J | 14 | I | 第 2 チャネルへの J 入力 |
| 2CLR | 15 | I | 第 2 チャネルへのアクティブ Low クリア |
| VCC | 16 | - | パワー ピン |
(1) I = 入力、O = 出力、P = 電源、FB = フィードバック、GND = グランド、 N/A = 該当なし
