JAJSUM2B December 1998 – May 2024 CD54AC541 , CD54ACT540 , CD54ACT541 , CD74AC540 , CD74AC541 , CD74ACT540 , CD74ACT541
PRODUCTION DATA
デバイスごとのパッケージ図は、PDF版データシートをご参照ください。
このリソースの元の言語は英語です。 翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。 実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。
CD54/74AC540、-541、および CD54/74ACT540、-541 は、RCA アドバンスト CMOS テクノロジを使用したオクタル バッファ / ライン ドライバです。CD54/74AC/ACT540 は、2 つのアクティブ Low 出力イネーブルを備えた反転 3 ステート バッファです。CD54/74AC/ACT541 は、2 つのアクティブ Low 出力イネーブルを備えた非反転 3 ステート バッファです。
部品番号 | パッケージ (1) | パッケージ サイズ(2) | 本体サイズ (3) |
---|---|---|---|
CD74AC540、CDx4ACT54x、CDx4AC541 | DW (SOIC、20) | 12.8mm × 10.3mm | 12.8mm × 7.5mm |
DB (SSOP、20) | 7.2mm × 7.8mm | 7.2mm × 5.3mm | |
N (PDIP、20) | 24.33mm × 9.4mm | 24.33mm × 6.35mm |
PIN | |||
---|---|---|---|
NO. | NAME | I/O1 | DESCRIPTION |
!MR | 1 | I | Master reset, active low |
Q0 | 2 | O | Output Q0 |
D0 | 3 | I | Input D0 |
D1 | 4 | I | Input D1 |
Q1 | 5 | O | Output Q1 |
Q2 | 6 | O | Output Q2 |
D2 | 7 | I | Input D2 |
D3 | 8 | I | Input D3 |
Q3 | 9 | O | Output Q3 |
GND | 10 | - | Ground |
CP | 11 | I | Clock, rising edge triggered |
Q4 | 12 | O | Output Q4 |
D4 | 13 | I | Input D4 |
D5 | 14 | I | Input D5 |
Q5 | 15 | O | Output Q5 |
Q6 | 16 | O | Output Q6 |
D6 | 17 | I | Input D6 |
D7 | 18 | I | Input D7 |
Q7 | 19 | O | Output Q7 |
VCC | 20 | - | Supply |
MIN | MAX | UNIT | |||
---|---|---|---|---|---|
VCC | Supply voltage | −0.5 | 6 | V | |
IIK | Input diode current | (VI < −0.5 or VI > VCC + 0.5 V) | ±20 | mA | |
IOK | Output diode current | (VO < −0.5 or VO > VCC + 0.5 V) | ±50 | mA | |
IO | Output source or sink current per output PIN | (VO > −0.5 or VO < VCC + 0.5 V) | ±50 | mA | |
Vcc or ground current, ICC or IGND(1) | ±100 | mA | |||
Tstg | Storage temperature | −65 | +150 | °C |
VALUE | UNIT | |||
---|---|---|---|---|
V(ESD) | Electrostatic discharge | Human-body model (HBM), per ANSI/ESDA/JEDEC JS-0011 | ±2000 | V |