JAJSOC9F November   1997  – March 2022 CD54HC4094 , CD74HC4094 , CD74HCT4094

PRODUCTION DATA  

  1. 1 特長
  2. 2 説明
  3. 3 Revision History
  4. 4 Pin Configuration and Functions
  5. 5 Specifications
    1. 5.1 Absolute Maximum Ratings
    2. 5.2 Recommended Operating Conditions
    3. 5.3 Thermal Information
    4. 5.4 Electrical Characteristics
    5. 5.5 Prerequisite for Switching Characteristics
    6. 5.6 Switching Characteristics
  6. 6 Parameter Measurement Information
  7. 7 Detailed Description
    1. 7.1 Overview
    2. 7.2 Functional Block Diagram
    3. 7.3 Device Functional Modes
  8. 8 Power Supply Recommendations
  9. 9 Layout
    1. 9.1 Layout Guidelines
  10. 10Device and Documentation Support
    1. 10.1 Documentation Support
      1. 10.1.1 Related Documentation
    2. 10.2 Receiving Notification of Documentation Updates
    3. 10.3 サポート・リソース
    4. 10.4 Trademarks
    5. 10.5 Electrostatic Discharge Caution
    6. 10.6 Glossary
  11. 11Mechanical, Packaging, and Orderable Information

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • PW|16
  • DYY|16
  • NS|16
  • N|16
  • D|16
サーマルパッド・メカニカル・データ
発注情報

2 説明

CDx4HC4094 および CD74HCT4094 は、8 段のシリアル・シフト・レジスタで、シリアル入力からパラレル・バッファ付きトライステート出力へのストローブ・データ用として各段にストレージ・ラッチを備えています。パラレル出力は、共通のバス・ラインに直接接続できます。正のクロック遷移時にデータがシフトされます。シフト・レジスタの各ステージのデータは、ストローブ入力が HIGH のときにストレージ・レジスタへ転送されます。ストレージ・レジスタのデータは、出力イネーブル信号が HIGH のとき、常に出力に現れます。

デバイス情報
部品番号 パッケージ(1) 本体サイズ (公称)
CD54HC4094F3A CDIP (16) 24.38mm × 6.92mm
CD74HC4094M SOIC (16) 9.90mm × 3.90mm
CD74HC4094E PDIP (16) 19.31mm × 6.35mm
CD74HC4094NSR SO (16) 6.20mm × 5.30mm
CD74HC4094PW TSSOP (16) 5.00mm × 4.40mm
CD74HCT4094M SOIC (16) 9.90mm × 3.90mm
CD74HCT4094E PDIP (16) 19.31mm × 6.35mm
(1) 利用可能なパッケージについては、このデータシートの末尾にある注文情報を参照してください。
GUID-20220311-SS0I-JZ6G-NMW5-9N8DL8JGH6M9-low.gif機能ブロック図