JAJSNS7E January   1998  – October 2022 CD54HC540 , CD54HC541 , CD54HCT541 , CD74HC540 , CD74HC541 , CD74HCT540 , CD74HCT541

PRODUCTION DATA  

  1. 1 特長
  2. 2 概要
  3. 3 Revision History
  4. 4 Pin Configuration and Functions
  5. 5 Specifications
    1. 5.1 Absolute Maximum Ratings
    2. 5.2 Recommended Operating Conditions
    3. 5.3 Thermal Information
    4. 5.4 Electrical Characteristics
    5. 5.5 Switching Characteristics
  6. 6 Parameter Measurement Information
  7. 7 Detailed Description
    1. 7.1 Overview
    2. 7.2 Functional Block Diagram
    3. 7.3 Device Functional Modes
  8. 8 Power Supply Recommendations
  9. 9 Layout
    1. 9.1 Layout Guidelines
  10. 10Device and Documentation Support
    1. 10.1 Receiving Notification of Documentation Updates
    2. 10.2 サポート・リソース
    3. 10.3 Trademarks
    4. 10.4 Electrostatic Discharge Caution
    5. 10.5 Glossary
  11. 11Mechanical, Packaging, and Orderable Information

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • N|20
  • DW|20
サーマルパッド・メカニカル・データ
発注情報

2 概要

’HC540 および CD74HCT540 は、15 の LSTTL 負荷を駆動できるスリー・ステート出力の反転型オクタル・バッファ / ライン・ドライバです。’HC541 および ’HCT541 は、15 の LSTTL 負荷を駆動できるスリー・ステート出力の非反転型オクタル・バッファ / ライン・ドライバです。出力イネーブル (OE1) および (OE2) によってスリー・ステート出力が制御されます。OE1 または OE2 のいずれかが High の場合、出力はハイ・インピーダンス状態になります。データを出力するには、OE1 と OE2 の両方を Low にする必要があります。

パッケージ情報
部品番号 パッケージ (1) 本体サイズ (公称)
CD74HC540M SOIC (20) 12.80mm × 7.50mm
CD74HC540E PDIP (20) 25.40mm × 6.35mm
CD54HC540F3A CDIP (20) 26.92mm × 6.92mm
CD74HC541M SOIC (20) 12.80mm × 7.50mm
CD74HC541E PDIP (20) 25.40mm × 6.35mm
CD54HC541F CDIP (20) 26.92mm × 6.92mm
CD74HCT540M SOIC (20) 12.80mm × 7.50mm
CD74HCT540E PDIP (20) 25.40mm × 6.35mm
CD74HCT541M SOIC (20) 12.80mm × 7.50mm
CD74HCT541E PDIP (20) 25.40mm × 6.35mm
CD54HCT541F CDIP (20) 26.92mm × 6.92mm
CD74HCT541PW TSSOP (20) 6.50mm × 4.40mm
(1) 利用可能なパッケージについては、このデータシートの末尾にある注文情報を参照してください。
GUID-20210908-SS0I-JJH3-SHHB-TD4Z9T9M1LR8-low.png機能ダイアグラム