JAJSG05H November   2009  – October 2024 CDC3RL02

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 Device Comparison
  6. 5 Pin Configuration and Functions
  7. 6 Specifications
    1. 6.1 Absolute Maximum Ratings
    2. 6.2 ESD Ratings
    3. 6.3 Recommended Operating Conditions
    4. 6.4 Thermal Information
    5. 6.5 Electrical Characteristics
    6. 6.6 Typical Characteristics
  8. 7 Detailed Description
    1. 7.1 Overview
    2. 7.2 Functional Block Diagram
    3. 7.3 Feature Description
      1. 7.3.1 Low Additive Noise
      2. 7.3.2 Regulated 1.8V Externally Available I/O Supply
      3. 7.3.3 Ultra-Small 8-bump YFP 0.4mm Pitch WCSP Package
    4. 7.4 Device Functional Modes
  9. 8 Application and Implementation
    1. 8.1 Application Information
      1. 8.1.1 Input Clock Squarer
      2. 8.1.2 Output Stage
      3. 8.1.3 LDO
    2. 8.2 Typical Application
      1. 8.2.1 Design Requirements
      2. 8.2.2 Detailed Design Procedure
      3. 8.2.3 Application Curve
    3. 8.3 Power Supply Recommendations
    4. 8.4 Layout
      1. 8.4.1 Layout Guidelines
      2. 8.4.2 Layout Example
  10. 9 Device and Documentation Support
    1. 9.1 Documentation Support
      1. 9.1.1 Related Documentation
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 Trademarks
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10Revision History
  12. 11Mechanical, Packaging, and Orderable Information

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

3 概要

CDC3RL02 は、2 チャネルのクロック ファンアウト バッファであり、加算性位相ノイズが小さくかつファンアウト能力を備えたクロック バッファ機能を必要とするポータブル機器 (携帯電話など) 向けに設計されています。本デバイスは 1 つのクロック源 (温度補償型水晶発振器 (TCXO) など) を複数のペリフェラルへバッファリングします。本デバイスは 2 つのクロック要求入力 (CLK_REQ1 および CLK_REQ2) を備えており、各入力が 1 つのクロック出力を有効化できます。

CDC3RL02は、マスタ クロック入力(MCLK_IN)で方形波または正弦波を受け付けるため、ACカップリング コンデンサは必要ありません。許容される最小の正弦波は 0.3V 信号 (ピーク ツー ピーク) です。CDC3RL02 は、チャネル間スキュー、加算性出力ジッタ、加算性位相ノイズが最も小さくなるように設計されています。適応型クロック出力バッファは、広い容量性負荷範囲にわたってスルー レートが制御されているため、EMI放射が最小化され、信号の整合性が維持され、クロック分配ライン上の信号反射によるリンギングが最小化されます。

CDC3RL02には低ドロップアウト(LDO)電圧レギュレータが内蔵されており、2.3V～5.5Vの入力電圧を受け付け、1.8V、50mAを出力します。この 1.8V 電源は、レギュレートされた電力を TCXO などの周辺デバイスに供給するため、外部から利用できます。

CDC3RL02 は、0.4mm ピッチのダイ サイズ ボール グリッド アレイ (DSBGA) パッケージ (ウェハー レベル チップ スケール パッケージ (WCSP) とも呼びます) (0.8mm × 1.6mm) で供給されます。本デバイスは、スタンバイ時の消費電流が非常に小さくなるように最適化されています。

パッケージ情報
部品番号 (1)パッケージパッケージ サイズ(2)
CDC3RL02YFP (DSBGA、8)0.80mm × 1.60mm
(1) 詳細については、セクション 11 を参照してください。
(2) パッケージ サイズ (長さ × 幅) は公称値であり、該当する場合はピンも含まれます。