設計プロセスを開始するには、以下を決定する必要があります。
- 入力クロック
- VDD_IN の電源電圧によって、入力クロックの電圧範囲が決まります。
- 有効なロジック High の場合、High レベルのクロック入力は VIH の仕様を超えている必要があります。有効なロジック Low の場合、Low レベルのクロック入力は VIL を下回る必要があります。
- デューティ サイクルや位相ノイズなど一部の仕様には、VIH、VIL、入力スイング、入力スルーレートの追加要件があります。電気的特性表の「テスト条件」列を参照してください。
- 出力クロック
- VDD_OUT の電源電圧によって、出力クロックの電圧範囲が決まります。