JAJSN17 May   2022 CDCBT1001

PRODUCTION DATA  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 Revision History
  5. 5 Pin Configuration and Functions
  6. 6 Specifications
    1. 6.1 Absolute Maximum Ratings
    2. 6.2 ESD Ratings
    3. 6.3 Recommended Operating Conditions
    4. 6.4 Thermal Information
    5. 6.5 Electrical Characteristics
    6. 6.6 Typical Characteristics
  7. 7 Detailed Description
    1. 7.1 Overview
    2. 7.2 Functional Block Diagram
    3. 7.3 Feature Description
      1. 7.3.1 Power Down Tolerant Input
      2. 7.3.2 Up Conversion
    4. 7.4 Device Functional Modes
  8. 8 Application and Implementation
    1. 8.1 Application Information
    2. 8.2 Typical Applications
      1. 8.2.1 Processor Clock Up Translation
        1. 8.2.1.1 Design Requirements
        2. 8.2.1.2 Detailed Design Procedure
        3. 8.2.1.3 Application Curve
  9. 9 Power Supply Recommendations
  10. 10Layout
    1. 10.1 Layout Guidelines
    2. 10.2 Layout Example
  11. 11Device and Documentation Support
    1. 11.1 Documentation Support
      1. 11.1.1 Related Documentation
    2. 11.2 Receiving Notification of Documentation Updates
    3. 11.3 サポート・リソース
    4. 11.4 Trademarks
    5. 11.5 Electrostatic Discharge Caution
    6. 11.6 Glossary
  12. 12Mechanical, Packaging, and Orderable Information

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

3 概要

CDCBT1001 は、1.2V～1.8V のクロック・バッファ / レベル・シフタです。VDD_IN ピンの電源電圧は、入力の LVCMOS クロック・レベルを定義します。VDD_OUT ピンの電源電圧は、出力の LVCMOS クロック・レベルを定義します。VDD_IN = 1.2V±10%。VDD_OUT = 1.8V±10%

24MHz 時の 12kHz～5MHz の追加 RMS ジッタは 0.8ps 未満です。

製品情報
部品番号パッケージ(1)本体サイズ (公称)
CDCBT1001X2SON (5)0.80mm × 0.80mm
(1) 利用可能なパッケージについては、このデータシートの末尾にある注文情報を参照してください。
ブロック図


ピン構成