JAJSEY5
March 2018
CSD86336Q3D
PRODUCTION DATA.
1
特長
2
アプリケーション
3
概要
上面図
Device Images
4
改訂履歴
5
Specifications
5.1
Absolute Maximum Ratings
5.2
Recommended Operating Conditions
5.3
Thermal Information
5.4
Power Block Performance
5.5
Electrical Characteristics – Q1 Control FET
5.6
Electrical Characteristics – Q2 Sync FET
5.7
Typical Power Block Device Characteristics
5.8
Typical Power Block MOSFET Characteristics
6
Application and Implementation
6.1
Application Information
6.1.1
Equivalent System Performance
6.2
Power Loss Curves
6.3
Safe Operating Area (SOA) Curves
6.4
Normalized Curves
6.5
Calculating Power Loss and Safe Operating Area (SOA)
6.5.1
Design Example
6.5.2
Calculating Power Loss
6.5.3
Calculating SOA Adjustments
7
Layout
7.1
Recommended Schematic Overview
7.2
Recommended PCB Design Overview
7.2.1
Electrical Performance
7.2.2
Thermal Performance
8
デバイスおよびドキュメントのサポート
8.1
ドキュメントの更新通知を受け取る方法
8.2
コミュニティ・リソース
8.3
商標
8.4
静電気放電に関する注意事項
8.5
Glossary
9
メカニカル、パッケージ、および注文情報
9.1
Q3Dパッケージの寸法
9.2
ピン構成
9.3
推奨ランド・パターン
9.4
推奨ステンシル
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
DPB|8
MPSS062C
サーマルパッド・メカニカル・データ
発注情報
jajsey5_oa
jajsey5_pm
9.3
推奨ランド・パターン
すべての直線寸法はミリメートル(mm)単位です。括弧内のすべての寸法は、参照のみを目的としたものです。寸法と許容誤差は、ASME Y14.5M準拠です。
このパッケージは、基板上のサーマル・パッドにハンダ付けされるよう設計されています。詳細については、
『QFN/SON PCBアタッチメント』
(SLUA271)を参照してください。
ビアはアプリケーションに応じてのオプションです。デバイスのデータシートを参照してください。一部またはすべてを実装する場合に推奨されるビアの場所が示されています。