JAJSDT0
September 2017
CSD87503Q3E
PRODUCTION DATA.
1
特長
2
アプリケーション
3
概要
上面図
回路イメージ
RDD(on)とVGSとの関係
4
改訂履歴
5
Specifications
5.1
Electrical Characteristics
5.2
Thermal Information
5.3
Typical MOSFET Characteristics
6
デバイスおよびドキュメントのサポート
6.1
ドキュメントの更新通知を受け取る方法
6.2
コミュニティ・リソース
6.3
商標
6.4
静電気放電に関する注意事項
6.5
Glossary
7
メカニカル、パッケージ、および注文情報
7.1
Q3パッケージの寸法
7.2
推奨されるPCBパターン
7.3
推奨されるステンシル開口部
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
DTD|8
MPSS094
サーマルパッド・メカニカル・データ
発注情報
jajsdt0_oa
jajsdt0_pm
7.2
推奨されるPCBパターン
このパッケージは、基板上のサーマル・パッドにハンダ付けされるよう設計されています。詳細については、
『QFN/SON PCBアタッチメント』
(SLUA271)を参照してください。
ビアはアプリケーションに応じてのオプションです。デバイスのデータシートを参照してください。ビアを実装する場合、この図に示されているビアの位置を参考にしてください。ペーストの下のビアは埋める、プラグを付ける、またはテントで覆うことをお勧めします。
この図面は、予告なく変更される可能性があります。