JAJSED3A March   2017  – January 2018 CSD95490Q5MC

PRODUCTION DATA.  

  1. 1特長
  2. 2アプリケーション
  3. 3概要
    1.     標準的な電力段の効率と電力損失との関係
  4. 4改訂履歴
  5. 5Pin Configuration and Functions
    1.     Pin Functions
  6. 6Specifications
    1. 6.1 Absolute Maximum Ratings
    2. 6.2 ESD Ratings
    3. 6.3 Recommended Operating Conditions
  7. 7Application Schematic
  8. 8デバイスおよびドキュメントのサポート
    1. 8.1 ドキュメントの更新通知を受け取る方法
    2. 8.2 コミュニティ・リソース
    3. 8.3 商標
    4. 8.4 静電気放電に関する注意事項
    5. 8.5 Glossary
  9. 9メカニカル、パッケージ、および注文情報
    1. 9.1 メカニカル図面
    2. 9.2 推奨されるPCBランド・パターン
    3. 9.3 推奨されるステンシル開口部

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
  • DMC|12
サーマルパッド・メカニカル・データ
発注情報

6.3 Recommended Operating Conditions

TA = 25°C (unless otherwise stated)
PARAMETERCONDITIONSMINMAXUNIT
VDD Driver supply voltage 4.5 5.5 V
VIN Input supply voltage(1) 4.5 16 V
VOUT Output voltage 5.5 V
PWM PWM to PGND VDD + 0.3 V
IOUT Continuous output current VIN = 12 V, VDD = 5 V, VOUT = 1.2 V,
ƒSW = 500 kHz(2)		 75 A
IOUT-PK Peak output current(3) 105 A
ƒSW Switching frequency CBST = 0.1 µF (min), VOUT = 2.5 V (max) 1250 kHz
On-time duty cycle ƒSW = 1 MHz 85%
Minimum PWM on-time 20 ns
Operating junction temperature –40 125 °C
(1) Operating at high VIN can create excessive AC voltage overshoots on the switch node (VSW) during MOSFET switching transients. For reliable operation, the switch node (VSW) to ground voltage must remain at or below the Absolute Maximum Ratings.
(2) Measurement made with six 10-µF (TDK C3216X7R1C106KT or equivalent) ceramic capacitors across VIN to PGND pins.
(3) System conditions as defined in Note 2. Peak output current is applied for tp = 50 µs.