JAJSPE1A December   2022  – July 2025 DAC53204W , DAC63204W

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1  絶対最大定格
    2. 5.2  ESD 定格
    3. 5.3  推奨動作条件
    4. 5.4  熱に関する情報
    5. 5.5  電気的特性：電圧出力
    6. 5.6  電気的特性：電流出力
    7. 5.7  電気的特性：コンパレータ モード
    8. 5.8  電気的特性：総則
    9. 5.9  タイミング要件：I2C スタンダード モード
    10. 5.10 タイミング要件：I2C 高速モード
    11. 5.11 タイミング要件：I2C 高速モード プラス バス
    12. 5.12 タイミング要件：SPI 書き込み動作
    13. 5.13 タイミング要件：SPI 読み出しおよびデイジー チェーン動作 (FSDO = 0)
    14. 5.14 タイミング要件：SPI 読み出しおよびデイジー チェーン動作 (FSDO = 1)
    15. 5.15 タイミング要件：GPIO
    16. 5.16 タイミング図
    17. 5.17 代表的特性：電圧出力
    18. 5.18 代表的特性：電流出力
    19. 5.19 代表的特性：コンパレータ
    20. 5.20 代表的特性：総則
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 スマート デジタル / アナログ コンバータ (DAC) アーキテクチャ
      2. 6.3.2 デジタル入力/出力
      3. 6.3.3 不揮発性メモリ (NVM)
    4. 6.4 デバイスの機能モード
      1. 6.4.1 電圧出力モード
        1. 6.4.1.1 基準電圧と DAC 伝達関数
          1. 6.4.1.1.1 内部リファレンス
          2. 6.4.1.1.2 外部リファレンス
          3. 6.4.1.1.3 基準電圧としての電源
      2. 6.4.2 電流出力モード
      3. 6.4.3 コンパレータ モード
        1. 6.4.3.1 プログラマブル ヒステリシス コンパレータ
        2. 6.4.3.2 プログラマブル ウィンドウ コンパレータ
      4. 6.4.4 フォールトダンプ モード
      5. 6.4.5 アプリケーション固有のモード
        1. 6.4.5.1 電圧マージン設定およびスケーリング
          1. 6.4.5.1.1 高インピーダンス出力および 保護 入力
          2. 6.4.5.1.2 プログラム可能なスルーレート制御
          3. 6.4.5.1.3 PMBus 互換モード
        2. 6.4.5.2 ファンクション ジェネレータ
          1. 6.4.5.2.1 三角波生成
          2. 6.4.5.2.2 のこぎり波生成
          3. 6.4.5.2.3 正弦波形生成
      6. 6.4.6 デバイスのリセットとフォルト管理
        1. 6.4.6.1 パワーオン リセット (POR)
        2. 6.4.6.2 外部リセット
        3. 6.4.6.3 レジスタ マップ ロック
        4. 6.4.6.4 NVM 巡回冗長検査 (CRC)
          1. 6.4.6.4.1 NVM-CRC-FAIL-USER ビット
          2. 6.4.6.4.2 NVM-CRC-FAIL-INT ビット
      7. 6.4.7 パワーダウン モード
    5. 6.5 プログラミング
      1. 6.5.1 SPI プログラミング モード
      2. 6.5.2 I2C プログラミング モード
        1. 6.5.2.1 F/S モードのプロトコル
        2. 6.5.2.2 I2C 更新シーケンス
          1. 6.5.2.2.1 アドレス バイト
          2. 6.5.2.2.2 コマンド バイト
        3. 6.5.2.3 I2C 読み出しシーケンス
      3. 6.5.3 汎用入出力 (GPIO) モード
  8. 7 レジスタ マップ
    1. 7.1  NOP レジスタ (アドレス = 00h) [リセット = 0000h]
    2. 7.2  DAC-X-MARGIN-HIGH レジスタ (アドレス = 01h、07h、0Dh、13h) [リセット = 0000h]
    3. 7.3  DAC-X-MARGIN-LOW レジスタ (アドレス = 02h、08h、0Eh、14h) [リセット = 0000h]
    4. 7.4  DAC-X-VOUT-CMP-CONFIG レジスタ (アドレス = 03h、09h、0Fh、15h) [リセット = 0000h]
    5. 7.5  DAC-X-IOUT-MISC-CONFIG レジスタ (アドレス = 04h、0Ah、10h、16h) [リセット = 0000h]
    6. 7.6  DAC-X-CMP-MODE-CONFIG レジスタ (アドレス = 05h、0Bh、11h、17h) [リセット = 0000h]
    7. 7.7  DAC-X-FUNC-CONFIG レジスタ (アドレス = 06h、0Ch、12h、18h) [リセット = 0000h]
    8. 7.8  DAC-X-DATA レジスタ (アドレス = 19h、1Ah、1Bh、1Ch) [リセット = 0000h]
    9. 7.9  COMMON-CONFIG レジスタ (アドレス = 1Fh) [リセット = 0FFFh]
    10. 7.10 COMMON-TRIGGER レジスタ (アドレス = 20h) [リセット = 0000h]
    11. 7.11 COMMON-DAC-TRIG レジスタ (アドレス = 21h) [リセット = 0000h]
    12. 7.12 GENERAL-STATUS レジスタ (アドレス = 22h) [リセット = 00h、DEVICE-ID、VERSION-ID]
    13. 7.13 CMP-STATUS レジスタ (アドレス = 23h) [リセット = 0000h]
    14. 7.14 GPIO-CONFIG レジスタ (アドレス = 24h) [リセット = 0000h]
    15. 7.15 DEVICE-MODE-CONFIG レジスタ (アドレス = 25h) [リセット = 0000h]
    16. 7.16 INTERFACE-CONFIG レジスタ (アドレス = 26h) [リセット = 0000h]
    17. 7.17 SRAM-CONFIG レジスタ (アドレス = 2Bh) [リセット = 0000h]
    18. 7.18 SRAM-DATA レジスタ (アドレス = 2Ch) [リセット = 0000h]
    19. 7.19 DAC-X-DATA-8BIT レジスタ (アドレス = 40h、41h、42h、43h) [リセット = 0000h]
    20. 7.20 BRDCAST-DATA レジスタ (アドレス = 50h) [リセット = 0000h]
    21. 7.21 PMBUS ページ レジスタ[リセット = 0300h]
    22. 7.22 PMBUS-OP-CMD-X レジスタ [リセット = 0000h]
    23. 7.23 PMBUS-CML レジスタ [リセット = 0000h]
    24. 7.24 PMBUS バージョン レジスタ [リセット = 2200h]
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
      3. 8.2.3 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • YBH|16
サーマルパッド・メカニカル・データ
発注情報

8.1 アプリケーション情報

DACx3204W はクワッドチャネル、バッファ付き、フォース センス出力、電圧出力および電流出力のスマート DAC で、NVM と内部リファレンスを内蔵しており、超小型の 1.76mm×1.76mm DSBGA パッケージで供給されます。過渡状態または定常状態のとき、外部リファレンスは VDD を超えないようにする必要があります。最高の Hi-Z 出力性能を得るには、VREF ピンの VDD へのプルアップ抵抗を使用します。オフ状態の間に VDD ピンがフローティング状態に維持される場合は、VDD ピンの オフ 状態を適切に検出するために、100-kΩ 抵抗を AGND に接続します。すべてのデジタル出力はオープン ドレインであるため、これらのピンに外付けプルアップ抵抗を使用します。電源投入時にインターフェイス プロトコルは検出され、VDD がオンになっている限り、デバイスはプロトコルにロックします。I2C モードでは、システムで I2C アドレスを割り当てる場合、ブロードキャスト アドレスも考慮します。I2C タイムアウトにより、堅牢性を向上させることができます。SPI モードは、デフォルトで 3 線式です。SPI 読み戻し機能のために NVM で GPIO ピンを SDO として構成します。リードバック モードでの SPI クロック速度は、書き込みモードよりも低速です。パワーダウン モードにより、DAC 出力はデフォルトで Hi-Z に設定されます。さまざまな電源オフ設定に合わせて構成を適切に変更します。DAC チャネルは、NVM のプログラムされた DAC コードを使用して電源を投入することもできます。