JAJSED2B
August 2017 – January 2018
DAC5672A
PRODUCTION DATA.
1
特長
2
アプリケーション
3
概要
機能ブロック図
4
改訂履歴
5
Pin Configuration and Functions
Pin Functions
6
Specifications
6.1
Absolute Maximum Ratings
6.2
ESD Ratings
6.3
Recommended Operating Conditions
6.4
Thermal Information
6.5
Electrical Characteristics
6.6
Electrical Characteristics
6.7
Electrical Characteristics: AC Characteristics
6.8
Electrical Characteristics: Digital Characteristics
6.9
Switching Characteristics
6.10
Typical Characteristics
7
Detailed Description
7.1
Overview
7.2
Functional Block Diagram
7.3
Feature Description
7.3.1
Input Interfaces
7.3.2
Dual-Bus Data Interface and Timing
7.3.3
Single-Bus Interleaved Data Interface and Timing
7.4
Device Functional Modes
7.4.1
DAC Transfer Function
7.4.2
Analog Outputs
7.4.3
Output Configurations
7.4.4
Differential With Transformer
7.4.5
Single-Ended Configuration
7.4.6
Reference Operation
7.4.6.1
Internal Reference
7.4.6.2
External Reference
7.4.6.3
Gain Setting Option
7.4.6.4
Sleep Mode
7.5
Programming
7.5.1
Digital Inputs and Timing
7.5.1.1
Digital Inputs
8
Application and Implementation
8.1
Application Information
8.2
Typical Application
8.2.1
Design Requirements
8.2.2
Detailed Design Procedure
8.2.3
Application Curves
9
Power Supply Recommendations
10
Layout
10.1
Layout Guidelines
10.2
Layout Example
11
デバイスおよびドキュメントのサポート
11.1
ドキュメントの更新通知を受け取る方法
11.2
コミュニティ・リソース
11.3
商標
11.4
静電気放電に関する注意事項
11.5
Glossary
12
メカニカル、パッケージ、および注文情報
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
PFB|48
MTQF019B
サーマルパッド・メカニカル・データ
発注情報
jajsed2b_oa
jajsed2b_pm
1
特長
14ビット、デュアル伝送DAコンバータ(DAC)
更新速度: 275MSPS
単一電源: 3V~3.6V
高SFDR (スプリアス・フリー・ダイナミック・レンジ): 5MHz時84dBc
高IMD3 (3次相互変調歪): 15.1MHzおよび16.1MHz時79dBc
WCDMAのACLR (隣接チャネル漏洩電力比): ベースバンド時78dB
WCDMAのACLR: 30.72MHz時73dB
独立または単一抵抗によるゲイン制御
デュアル・データまたはインターリーブ・データ
1.2Vのリファレンスを内蔵
低消費電力: 330mW
パワーダウン・モード: 9mW
パッケージ: 48ピンTQFP (Thin-Quad Flat Pack)