JAJSTJ2A June   2024  – July 2025 DRV2911-Q1

PRODUCTION DATA  

  1.   1
  2. 特長
  3. アプリケーション
  4. 説明
  5. ピン構成および機能
  6. 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格 (車載機器)
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 代表的特性
  7. 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 出力段
      2. 6.3.2 ハードウェア インターフェイス
      3. 6.3.3 AVDD リニア電圧レギュレータ
      4. 6.3.4 降圧混在モード降圧レギュレータ
        1. 6.3.4.1 インダクタ モードの降圧
        2. 6.3.4.2 抵抗モードの降圧
        3. 6.3.4.3 外部 LDO を使った降圧レギュレータ
        4. 6.3.4.4 降圧レギュレータによる AVDD 電源シーケンス
        5. 6.3.4.5 混在モードでの降圧動作と制御
        6. 6.3.4.6 降圧低電圧誤動作防止
        7. 6.3.4.7 降圧過電流保護
      5. 6.3.5 チャージ ポンプ
      6. 6.3.6 スルー レート制御
      7. 6.3.7 クロス導通 (デッド タイム)
      8. 6.3.8 伝搬遅延
      9. 6.3.9 保護
        1. 6.3.9.1 PVDD 電源低電圧誤動作防止
        2. 6.3.9.2 AVDD 低電圧誤動作防止
        3. 6.3.9.3 VCP チャージ ポンプ低電圧誤動作防止
        4. 6.3.9.4 過電流ラッチ保護
        5. 6.3.9.5 サーマル シャットダウン (OTSD)
          1. 6.3.9.5.1 OTSD FET
          2. 6.3.9.5.2 OTSD (非 FET)
    4. 6.4 デバイスの機能モード
      1. 6.4.1 機能モード
        1. 6.4.1.1 リセット モード
        2. 6.4.1.2 動作モード
        3. 6.4.1.3 フォルト リセット (RESETZ パルス)
      2. 6.4.2 OUTOFF 機能
  8. アプリケーションと実装
    1. 7.1 アプリケーション情報
    2. 7.2 代表的なアプリケーション
      1. 7.2.1 設計手順
      2. 7.2.2 電圧や電流のセンス回路
    3. 7.3 電源に関する推奨事項
      1. 7.3.1 バルク コンデンサ
    4. 7.4 レイアウト
      1. 7.4.1 レイアウトのガイドライン
      2. 7.4.2 レイアウト例
      3. 7.4.3 熱に関する注意事項
        1. 7.4.3.1 電力散逸
  9. デバイスおよびドキュメントのサポート
    1. 8.1 サード・パーティ製品に関する免責事項
    2. 8.2 ドキュメントのサポート
      1. 8.2.1 関連資料
    3. 8.3 ドキュメントの更新通知を受け取る方法
    4. 8.4 サポート・リソース
    5. 8.5 商標
    6. 8.6 静電気放電に関する注意事項
    7. 8.7 用語集
  10. 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ(パッケージ|ピン)
サーマルパッド・メカニカル・データ
発注情報

抵抗モードの降圧

外部負荷要件が 40mA 未満の場合、インダクタを抵抗に置き換えることができます。抵抗モードでは、外部抵抗で電力が消費されるので、インダクタ モードでの降圧よりも効率が低くなります。抵抗を適切にスケーリングするには、以下の式を使用します。ULC1001-Q1 の最大消費電流は、おおよそ 10mA、IULC です。DRV2911-Q1 の内部電流、IDRV_INT、消費電力は 10mA、PVDD は 25V、降圧電圧は 5V と想定されており、降圧抵抗の定格は 400mW 以上とする必要があります。抵抗定格を選択する際は、レイアウトの周囲温度範囲と全体の放熱を考慮してください。

式 3. PSTANDBY=VPVDD  (IULC+IDRV_INT)
式 4. PBK_RES=PSTANDBY-(VBUCK  IULC+DRV_INT)

図 6-8 に、抵抗モードでの降圧レギュレータの接続を示します。

DRV2911-Q1 降圧 (抵抗モード)図 6-8 降圧 (抵抗モード)